The aim of this study is to analyze and study French pupils spelling and more specificallyspelling errors. The study is based on the blogs of 78 young french students where spellingerrors are analyzed based on a typology by Nina Catach (1980). This typology explains whattype of spelling errors that can occur in the French language. La maitrise de l’orthographelexicale du français et de l’espagnol is a study made by Sony Mayard (2007) which explainsthe complexity of the French spelling.The study shows that first of all, the spelling of pupils is not something that can concretely bejudged or cataloged. You can never explain exactly why French pupils have an way ofspelling, since spelling is individual and takes several key factors in to consideration.However, this study presents one approach of how spelling errors can be differentiated andthe possible reasons why they are judged as incorrect. / L’idée de cette étude a été d'analyser et d'étudier l’orthographe française des jeunesinternautes français, et surtout les erreurs d’orthographe. L’étude a été faite sur les blogs de78 jeunes internautes français, sur une plate-forme nommée Skyrock. Les erreursd'orthographe sont analysées avec l’aide de la typologie à six échelles par Nina Catach(1980). Cette typologie explique quelques différentes catégories d’erreurs d'orthographe de lalangue française. La maitrise de l'orthographe lexicale du français et de l'espagnol est uneétude faite par Sony Mayard (2007) qui explique la complexité de l'orthographe française.L'étude montre premièrement que l'orthographe française ne peut pas être jugée oucataloguée. Nous ne pouvons jamais expliquer exactement pourquoi les jeunes Français ontune orthographe atypique car ceci dépend de plusieurs facteurs, tels que des facteursindividuels. En revanche, cette étude présente une façon de différencier les erreursd'orthographe et les éventuelles raisons derrière pourquoi cette orthographe est jugée commeétant incorrecte.

Dans ce travail de recherche qui s’inscrit dans le cadre d’une thèse en sciences du langage, notre intérêt s’est porté sur les problèmes que rencontrent les jordaniens qui apprennent la langue française lors de la réalisation des productions écrites. Nous avons trouvé que l’interférence constitue une difficulté majeure à laquelle se heurtent fréquemment les apprenants ; elle constitue par conséquent un défi pour l’enseignement du français. Dans cette recherche sur l’analyse des erreurs orthographiques grammaticales et lexicales, qui se base sur une enquête effectuée au département de langue et littérature française à l’université de Jordanie à Amman, nous avons tenté de repérer les erreurs commises, de comprendre leurs causes, de connaître de quelle manière la langue maternelle des apprenants (l'arabe jordanien) et la première langue étrangère dans le pays (l'anglais) marquent leurs productions écrites. Nous avons ensuite cherché à y remédier dans une perspective visant le développement des compétences orthographiques des apprenants et également de l’enseignement du français en Jordanie en fonction de leurs besoins et attentes, afin d’introduire une méthodologie efficace pour l’apprentissage du français langue étrangère. / In this research which is part of a thesis in linguistics, our interest was focused on the problems faced by Jordanian students who learn the French language when producing written work. We found that interference is a major difficulty that learners affronted frequently; it is therefore a challenge for the teaching of French. In this research the analysis of grammatical and lexical spelling errors, based on a survey in French language and literature department at the University of Jordan in Amman, we have attempted to identify the mistakes, understand their causes to know how the learners' mother tongue (Jordanian Arabic) and the first foreign language in the country (English) mark their written productions. We then sought to remedy with a view to the development of spelling skills of learners and also the teaching of French in Jordan according to their needs and expectations in order to introduce an effective methodology for learning French language.

La gestion et le contrôle des variations géométriques des produits pendant les processus de développement représentent une préoccupation importante pour la réduction des coûts, l’amélioration de la qualité et la compétitivité des entreprises dans un contexte de mondialisation. Pendant la phase de conception, les exigences fonctionnelles et les tolérances géométriques sont issues de l'intention de conception. La modélisation des formes et le dimensionnement des produits sont aujourd'hui largement supportés par des outils de modélisation géométrique. Toutefois, les variations géométriques ne peuvent pas être évaluées en utilisant intuitivement les outils de modélisation existants. En outre, les étapes de fabrication et de mesure sont les deux principaux générateurs de variations géométriques desquels découlent les deux axiomes bien connus de l'imprécision de la fabrication et de l'incertitude de la mesure. Une vision globale des spécifications géométriques des produits (GPS) devrait considérer non seulement le processus complet de tolérancement, la modélisation des tolérances, et la représentation des tolérances mais aussi les représentations des formes géométriques et les techniques de traitement appropriées ainsi que les algorithmes associés. GeoSpelling, solution considérée comme fondement des normes ISO GPS, offre un langage non ambigu et un cadre complet pour la modélisation et la description des variations géométriques sur le cycle de vie des produits. GeoSpelling s’appuie sur un ensemble de concepts forts dont celui du "Skin Model". Cependant, l’«opérationnalisation» de GeoSpelling n'a pas été réalisée et peu de recherches ont porté sur la génération du Skin Model. Le Skin Model, vu comme un modèle de forme discrète est l'objectif principal de cette thèse. Dans ce travail, les fondamentaux de la géométrie discrète sont appliqués à GeoSpelling, les techniques de simulation de Monte Carlo et les méthodes statistiques d'analyse de formes sont développées pour simuler et analyser les "formes réalistes" prenant en compte, les contraintes géométriques dérivées de spécifications fonctionnelles et de considérations de fabrication. En plus de cartographier les concepts fondamentaux et les opérations de GeoSpelling avec la géométrie discrète, ce travail propose un modèle de forme discrète intégrant les erreurs aléatoires et systématiques approchées du second ordre. Le concept d'un Skin Model moyen et ses statistiques robustes sont également développés. Une étude de cas plus complète, basée sur un embouti de tôle en forme de croix pour lequel le processus de fabrication est simulé avec des variations stochastiques, permet d’illustrer les résultats des simulations du skin model. Les performances de la méthode sont ensuite évaluées. / The management and the control of product geometrical variations during the whole development process is an important issue for cost reduction, quality improvement and company competitiveness in the global manufacturing era. During the design phase, geometric functional requirements and tolerances are derived from the design intent. Geometric modeling tools, now largely support the modeling of product shapes and dimensions. However, permissible geometrical variations cannot be intuitively assessed using existing modeling tools. In addition, the manufacturing and measurement stages are two main geometrical variations generators according to the two well know axioms of manufacturing imprecision and measurement uncertainty. A comprehensive view of Geometrical Product Specifications should consider not only the complete tolerancing process, tolerance modeling and tolerance representation but also shape geometric representations, and suitable processing techniques and algorithms. GeoSpelling as the basis of the GPS standard enables a comprehensive modeling framework and an unambiguous language to describe geometrical variations covering the overall product life cycle thanks to a set of concepts and operations based on the fundamental concept of the “Skin Model”. However, the “operationalization” of GeoSpelling has not been successfully completed and few research studies have focused on the skin model simulation. The skin model as a discrete shape model is the main focus of this dissertation. We investigate here discrete geometry fundamentals of GeoSpelling, Monte Carlo Simulation Techniques and Statistical Shape Analysis methods to simulate and analyze “realistic shapes” when considering geometrical constraints requirements (derived from functional specifications and manufacturing considerations). In addition to mapping fundamental concepts and operations to discrete geometry one’s, the work presented here investigates a discrete shape model for both random and systematic errors when taking into account second order approximation of shapes. The concept of a mean skin model and its robust statistics are also developed. The results of the skin model simulations and visualizations are reported. By means of a case study based on a cross-shaped sheet metal part where the manufacturing process is simulated using Finite Element Analysis considering stochastic variations, the results of the skin model simulations are shown, and the performances of the method are described.

Un énorme progrès dans les performances des semiconducteurs a été accompli ces dernières années. Avec l’´émergence d’applications complexes, les systèmes embarqués doivent être à la fois performants et fiables. Une multitude de travaux ont été proposés pour améliorer l’efficacité des systèmes embarqués en réduisant le décalage entre la flexibilité des solutions logicielles et la haute performance des solutions matérielles. En vertu de leur nature reconfigurable, les FPGAs (Field Programmable Gate Arrays) représentent un pas considérable pour réduire ce décalage performance/flexibilité. Cependant, la reconfiguration dynamique a toujours souffert d’une limitation liée à la latence de reconfiguration.Dans cette thèse, une nouvelle technique de reconfiguration dynamiqueau niveau ”grain-moyen” pour les circuits à base de blocks DSP48E1 est proposée. L’idée est de profiter de la reprogrammabilité des blocks DSP48E1 couplée avec un circuit d’interconnection reconfigurable afin de changer la fonction implémentée par le circuit en un cycle horloge. D’autre part, comme les nouvelles technologies s’appuient sur la réduction des dimensions des transistors ainsi que les tensions d’alimentation, les circuits électroniques sont devenus de plus en plus susceptibles aux fautes transitoires. L’impact de ces erreurs au niveau système peut être catastrophique et les SETs (Single Event Transients) sont devenus une menace tangible à la fiabilité des systèmes embarqués, en l’occurrence pour les applications critiques comme les systèmes de transport. Les techniques de fiabilité qui se basent sur des taux d’erreurs (SERs) surestimés peuvent conduire à un gaspillage de ressources et par conséquent un cout en consommation de puissance électrique. Il est primordial de prendre en compte le phénomène de masquage d’erreur pour une estimation précise des SERs.Cette thèse propose une nouvelle modélisation inter-couches de la vulnérabilité des circuits qui combine les mécanismes de masquage au niveau transistor (TLM) et le masquage au niveau Système (SLM). Ce modèle est ensuite utilisé afin de construire une architecture adaptative tolérante aux fautes qui évalue la vulnérabilité effective du circuit en runtime. La stratégie d’amélioration de fiabilité est adaptée pour ne protéger que les parties vulnérables du système, ce qui engendre un circuit fiable avec un cout optimisé. Les expérimentations effectuées sur un système de détection d’obstacles à base de radar pour le transport ferroviaire montre que l’approche proposée permet d’´établir un compromis fiabilité/ressources utilisées. / During the last few decades, a tremendous progress in the performance of semiconductor devices has been accomplished. In this emerging era of high performance applications, machines need not only to be efficient but also need to be dependable at circuit and system levels. Several works have been proposed to increase embedded systems efficiency by reducing the gap between software flexibility and hardware high-performance. Due to their reconfigurable aspect, Field Programmable Gate Arrays (FPGAs) represented a relevant step towards bridging this performance/flexibility gap. Nevertheless, Dynamic Reconfiguration (DR) has been continuously suffering from a bottleneck corresponding to a long reconfiguration time.In this thesis, we propose a novel medium-grained high-speed dynamic reconfiguration technique for DSP48E1-based circuits. The idea is to take advantage of the DSP48E1 slices runtime reprogrammability coupled with a re-routable interconnection block to change the overall circuit functionality in one clock cycle. In addition to the embedded systems efficiency, this thesis deals with the reliability chanllenges in new sub-micron electronic systems. In fact, as new technologies rely on reduced transistor size and lower supply voltages to improve performance, electronic circuits are becoming remarkably sensitive and increasingly susceptible to transient errors. The system-level impact of these errors can be far-reaching and Single Event Transients (SETs) have become a serious threat to embedded systems reliability, especially for especially for safety critical applications such as transportation systems. The reliability enhancement techniques that are based on overestimated soft error rates (SERs) can lead to unnecessary resource overheads as well as high power consumption. Considering error masking phenomena is a fundamental element for an accurate estimation of SERs.This thesis proposes a new cross-layer model of circuits vulnerability based on a combined modeling of Transistor Level (TLM) and System Level Masking (SLM) mechanisms. We then use this model to build a self adaptive fault tolerant architecture that evaluates the circuit’s effective vulnerability at runtime. Accordingly, the reliability enhancement strategy is adapted to protect only vulnerable parts of the system leading to a reliable circuit with optimized overheads. Experimentations performed on a radar-based obstacle detection system for railway transportation show that the proposed approach allows relevant reliability/resource utilization tradeoffs.

Cette thèse aborde le problème de la synchronisation globale de grand système sur puce (SoC). Il est centré sur l'étude d'une technique de remplacement de la distribution d'horloge classique et d'une communication asynchrone. Il permet la mise en œuvre de circuit synchrone très fiable. Mon projet de thèse vise à étudier et mettre en œuvre un vaste réseau (10x10) de boucle à verrouillage de phase tous numérique (ADPLL), contenant 100 nœuds générant une horloge pour chaque circuit numérique local. Le prototype a été réalisé sur les horloges de génération de silicium dans la gamme de 903-1161 MHz. Elle met en évidence une erreur de phase maximale de moins de 40 ps entre deux horloges dans toutes les zones voisines. Un autre résultat important est l'analyse de l'erreur de phase entre les deux oscillateurs non-voisins dans la distance. En étudiant un prototype FPGA du réseau, on a obtenu que l'erreur de phase maximale à l'état d'équilibre entre un signal d'horloge et le signal de référence est inférieur à trois étapes des étapes de quantification PFD. Afin de valider les performances de la synchronisation dans ASIC, nous avons conçu un circuit d'une erreur de mesure sur la puce d'horloge. Ce circuit a un taux faible de la lecture hors puce (quelques MHz), et une résolution élevée (+ -2,5 ps). Reconfiguration constitue une autre caractéristique intéressante. Nous avons exploré cette fonction et a proposé une nouvelle topologie avec des configurations différentes pour les nœuds sur la frontière et dans le noyau du réseau. Cette topologie présente un avantage en interdisant la propagation des erreurs de phase et de réflexion. / This thesis addresses the problem of global synchronization of large system on chip (SoC). It focuses on the study of an alternative clock generation technique to conventional clock distribution and asynchronous communication. It allows implementation of highly reliable synchronous circuit. My PhD project aims to study and implement a large network (10x10) of all digital phase-locked loop (ADPLL), containing 100 nodes generating a clock for each local digital circuitry. The prototype was implemented on silicon generating clocks in the range 903-1161 MHz. It highlights a maximum phase error of less than 40 ps between two clocks in any neighboring zones. Another important result is the analysis of phase error between two non-neighboring oscillators in distance. By studying an FPGA prototype of the network, we obtained that maximum phase error at steady state between any clock signal and the reference signal is less than three steps of the PFD quantification steps. In order to validate the performance of synchronization in ASIC, we designed an on-chip clocking error measurement circuit. This circuit has a low rate for the off-chip readout (several MHz), and a high resolution (+-2.5 ps). Reconfigurability is another attractive feature. We have explored this feature and proposed a novel topology with different configurations for nodes on the border and in the kernel of the network. This topology has an advantage in prohibiting phase error propagation and reflection.

Peu d'instruments évaluent les variables cognitives sous jacentes à l'Anxiété face à la Santé (AS) ou à l'Hypocondrie. Si des instruments mesurent la tendance à l'amplification sensorielle et la conviction d'être atteint d'une maladie, aucun questionnaire n'a réussi à déceler spécifiquement les croyances générales face à la santé ou les croyances associées aux inquiétudes face à la maladie. Ces deux variables cognitives peuvent maintenir les symptômes hypocondriaques. La présente recherche a pour but d'élaborer et de valider deux questionnaires: le Questionnaire des Croyances Reliées à la Santé (QCRS) et le questionnaire Pourquoi S'Inquiéter face à la Santé (PSI-S). L'étude 1 vise à épurer les items des deux questionnaires en éliminant ceux qui sont non pertinents et la seconde étude détermine leurs qualités psychométriques. Les versions finales du QCRS et du PSI-S possèdent 19 et 13 items respectivement. Leurs indices de validité et de fidélité s'avèrent excellents. Le QCRS possède cinq composantes: (1) responsabilité, (2) santé, (3) conséquences, (4) pensée magique et (5) vulnérabilité; le PSI-S en contient deux: (1) utilité et (2) pensée magique.

Quelques chercheurs s'intéressent aux conceptions erronées et aux habitudes de jeu des joueurs de loterie. Ladouceur et al. (1995) suggèrent que l'importance des lots offerts motive les joueurs à élaborer des stratégies de jeu afin d'améliorer leurs chances de gagner. Ces stratégies de jeu développent chez le joueur une confiance aveugle en ses habiletés, puisqu'elles lui donnent l'illusion qu'il peut influer sur les résultats du tirage. Les études montrent que les conceptions erronées sont présentes chez la majorité des joueurs de loterie. Réalisée auprès de 300 joueurs de loterie, la présente étude examine les différences entre les conceptions erronées pour trois types de loterie, soit la loterie 6/49 choix des numéros, la loterie 6/49 mise-éclair et la loterie instantanée. Les résultats révèlent une différence entre les trois types de loterie relativement à l'évaluation de la perception de contrôle. Les joueurs de loterie 6/49 qui choisissent leurs numéros ont davantage confiance en leur billet. Plus de 69% d'entre eux refusent systématiquement d'échanger leur billet contre un autre, alors que ce taux s'établit à 48% chez les joueurs de loterie 6/49 mise-éclair et à 45% chez les joueurs de loterie instantanée. La présence de biais cognitifs en ce qui concerne la compréhension de la notion de hasard, l'interdépendance des événements et les quasi-succès est notée pour les trois types de loterie, bien qu'il n'y ait aucune différence significative entre les groupes. La discussion soulève les implications pratiques et théoriques de ces résultats et aborde des orientations possibles pour d'éventuelles recherches.

No description available.

L'acquisition de l'aimantation dans les sédiments est régit par une somme de processus complexes et souvent interactifs, pouvant introduire des biais directionnels lors de la reconstitution du signal géomagnétique, en particulier des erreurs d'inclinaison. De telles erreurs peuvent mettre en doute l'utilisation de la paléovariation séculaire présumée du champs géomagnétique, révélée par l'ARN des sédiments. Les phénomènes à l'origine de ces erreurs sont principalement liées aux processus de dépôt des particules magnétiques et/ou à la compaction. Ces phénomènes affectent parallèlement la fabrique du sédiment et son anisotropie magnétique. Grâce à l'utilisation de l'anisotropie de susceptibilité anhystérétique (ASA). couplée à la technique plus classique d'anisotropie de susceptibilité magnétique (ASM), une méthode de détection et de correction des erreurs d'inclinaison a été mise au point. L'étude a porté sur un certain nombre de carottes océaniques et continentales présentant des anomalies d'inclinaisons de l'aimantation rémanente naturelle par rapport à la valeur attendue du champ géomagnétique. Des études de minéralogie magnétique ainsi qu'une technique expérimentale de resédimentation sous champ a permis d'estimer les rôles respectifs des propriétés intrinsèques au sédiment (nature, taille, et forme des particules magnétiques) et des influences perturbatrices extérieures (bioturbation, taux de sédimentation, etc ... ) sur l'acquisition de la fabrique et la création des erreurs d'inclinaison de l'ARN. Par ailleurs, l'utilisation de l'ASM sur des sédiments déformés provenant de la région du point triple du Chili a permis de détecter les directions des axes principaux de la déformation. L'origine et l'évolution de l'anisotropie sont discutées en fonction du contexte géodynamique régional.

.