Made available in DSpace on 2015-04-14T14:49:14Z (GMT). No. of bitstreams: 1 418584.pdf: 889263 bytes, checksum: b0fc544b8e0b9a5abafd500ef19ed9cc (MD5) Previous issue date: 2008-12-22 / Toda a instancia??o de frameworks segue um processo, seja ele manual ou automatizado. Em um processo manual, um arquiteto ou desenvolvedor segue uma seq?encia de passos aleat?rios com o objetivo de criar uma inst?ncia de determinado framework. Em um processo automatizado o arquiteto ou desenvolvedor utiliza uma ou mais ferramentas que sigam passos bem definidos e pr?-estabelecidos que ir?o auxiliar na cria??o da inst?ncia do framework em uso. Verificar o real benef?cio em usar tais ferramentas ? o objetivo deste trabalho, onde dados emp?ricos ser?o analisados ao se comparar o processo manual a uma ferramenta de instancia??o de frameworks em um experimento. Com isso, pretende-se obter informa??es que demonstrem, no contexto pesquisado, os ganhos reais de se utilizar uma ferramenta para esse fim ou que as informa??es demonstrem onde uma ferramenta n?o agrega valor, permitindo assim sugerir melhorias que justifiquem o uso de tais ferramentas.

Made available in DSpace on 2015-04-14T14:49:14Z (GMT). No. of bitstreams: 1 418602.pdf: 874285 bytes, checksum: 2f440931163dba272efc1b7262dc5cf5 (MD5) Previous issue date: 2006-03-23 / O acelerado crescimento e a competi??o pelo mercado t?m levado empresas a buscarem formas de continuamente aumentar a qualidade e produtividade nos seus processos de desenvolvimento de software. Uma forma para se otimizar o processo de desenvolvimento de software ? a ado??o de t?cnicas de reuso de software como Desenvolvimento Baseado em Componentes (DBC) que abrange preocupa??es como o aumento da produtividade e a redu??o dos custos com qualidade. Mas ser? o desenvolvimento baseado em componentes, por si s?, garantia de beneficio econ?mico, ou seja, os custos de compra/integra??o de componentes reutiliz?veis ser?o sempre menores do que o custo de desenvolvimento das mesmas funcionalidades para uma dada aplica??o? E o desenvolvimento de um componente reutiliz?vel ser? garantia de recupera??o do investimento realizado para cria??o do mesmo? Neste contexto, o presente trabalho apresenta uma proposta de modelo de an?lise de viabilidade para a cria??o de componentes, que com base em uma s?rie de entradas qualitativas e quantitativas, prov? proje??es de retorno sobre o investimento na cria??o de componentes. Tal modelo tem como prop?sito servir como ferramenta de aux?lio ? tomada de decis?o para os engenheiros de software envolvidos em programas de desenvolvimento de componentes reutiliz?veis.

Made available in DSpace on 2015-04-14T14:49:14Z (GMT). No. of bitstreams: 1 418878.pdf: 1166598 bytes, checksum: 638c3d51308a797479215be816b6345d (MD5) Previous issue date: 2007-03-21 / Os novos desafios que surgem em virtude da crescente distribui??o de opera??es de desenvolvimento de software acentuam os problemas relacionados ? Engenharia de Requisitos. Assim, a fim de amenizar o impacto do Desenvolvimento Distribu?do de Software no trabalho das equipes, este trabalho consiste em identificar um processo de Engenharia de Requisitos no qual se obtenha valor agregado atrav?s da aplica??o de t?cnicas de Gest?o de Conhecimento. A proposta visa definir um processo no qual se possa facilitar e prover a formaliza??o do conhecimento a fim de diminuir as ambig?idades na interpreta??o de conceitos e seus relacionamentos facilitando o entendimento entre as pessoas. A pesquisa contribui ao propor um processo e uma ferramenta que facilitem o trabalho das equipes dispersas com requisitos de software.

Made available in DSpace on 2015-04-14T14:49:14Z (GMT). No. of bitstreams: 1 418921.pdf: 1274519 bytes, checksum: 8981beef3de1308b9b81b49d455f1623 (MD5) Previous issue date: 2009-07-06 / A distribui??o de tarefas de forma eficiente em grades computacionais possui grandes desafios que devem ser considerados por um algoritmo de escalonamento. Esse desafios est?o relacionados com as caracter?sticas das grades, como a escalabilidade, heterogeneidade, dinamicidade, entre outros. Dentre as diversas propostas de algoritmos de escalonamento existentes, grande parte utilizam da informa??o obtida do ambiente ou da replica??o de tarefas como forma de atingir um desempenho satisfat?rio na execu??o das aplica??es dentro da grade. Os algoritmos de escalonamento que dependem somente das informa??es para realizar o escalonamento est?o restritos a ambientes em que as mesmas estejam dispon?veis e sejam confi?veis. J? os algoritmos que utilizam somente de replica??o n?o dependem de nenhuma informa??o. A exist?ncia de ambientes em que a presen?a de informa??o n?o ? totalmente confi?vel ou n?o atende a todos os recursos da grade, motiva o surgimento de algoritmos que utilizam uma t?cnica h?brida. Neste caso a informa??o, quando dispon?vel, ? utilizada para realizar o escalonamento, por?m, quando n?o, utiliza-se da replica??o de tarefas. Este trabalho realiza um estudo acerca do escalonamento de tarefas realizado pelo WQR do OurGrid e apresenta um novo algoritmo para escalonamento de aplica??es Bag-of-Tasks aqui denominado TMRorR (Task for More Reliable or Replicate). Este algoritmo utiliza uma t?cnica h?brida e, considera sempre que um recurso que possui informa??o ? sempre mais confi?vel do um que n?o possui e, tamb?m, faz uma distin??o entre recursos pertencentes ao dom?mio local e recursos pertencentes a outros dom?nios, tendo regras de escalonamento com algumas diferen?as para ambos os casos. O algoritmo foi simulado utilizando o GridSim e implementado no OurGrid para realizar os experimentos. Comparando os resultados obtidos, eles mostraram um desepenho melhor do TMRorR em rela??o WQR na maioria dos casos, como tamb?m, uma redu??o no desperd?cio de ciclos de CPU com a realiza??o de um controle maior na cria??o de r?plicas.

Made available in DSpace on 2015-04-14T14:49:15Z (GMT). No. of bitstreams: 1 419091.pdf: 1710212 bytes, checksum: fb252592a2b3a6d343bfe2c68ca40c20 (MD5) Previous issue date: 2008-12-30 / A computa??o pervasiva possibilita uma s?rie de aplica??es na qual o usu?rio n?o precisa se preocupar com o sistema computacional e passa a se focar na sua tarefa fim, ou at? mesmo deixar de se preocupar com tarefas secund?rias e se concentrar em uma tarefa principal. Esta mudan?a ? mais um passo em dire??o ao conceito de Computa??o Ub?qua (Ubiquitous/Pervasive Computing) introduzido por Mark Weiser [WEI91]. Weiser prop?e, assim, uma integra??o cont?nua entre ambiente e tecnologia na tarefa de auxiliar os usu?rios nas suas mais variadas atividades cotidianas. Entretanto, existe uma s?rie de requisitos a serem analisados e verificados na elabora??o de projetos de computa??o pervasiva. O desenvolvimento da computa??o pervasiva tornar? os dispositivos eletr?nicos repletos de funcionalidades computacionais que ser?o capazes de reconhecer e responder ?s necessidades contextuais e individuais de cada pessoa. Por exemplo, em uma sala de aula, os alunos se adaptariam ao contexto do professor, (disciplina e do conte?do), assim que o mesmo entrar na sala. Para essa situa??o tornar-se realidade, uma caracter?stica importante desse tipo de aplica??o ? a capacidade de reconhecer o contexto do usu?rio de forma mais transparente poss?vel, tornando os dispositivos eletr?nicos do ambientes ainda menos percept?veis para o usu?rio. Este ambiente computacional pervasivo consiste de uma grande variedade de nodos de diversos tipos: m?veis e fixos, aplica??es e servi?os interconectados. Neste caso, computa??o pervasiva tamb?m ? sin?nimo de conectividade pervasiva, e reflete uma computa??o altamente din?mica e distribu?da. Hoje, a concentra??o das pesquisas est? em disponibilizar tecnologias chave, para suportar este novo ambiente computacional. Dentro dessas necessidades, este trabalho apresenta um modelo gerenciador de descoberta de servi?os pervasivos (MgDsP) para utiliza??o em aplica??es m?veis, sens?veis ao contexto.

Made available in DSpace on 2015-04-14T14:49:15Z (GMT). No. of bitstreams: 1 419172.pdf: 1716006 bytes, checksum: 12ab915fddf6a1624b946075ac6ba6d7 (MD5) Previous issue date: 2009-01-16 / A grande quantidade de funcionalidades integradas aos equipamentos digitais atuais, como telefones celulares, handhelds, consoles de jogos e smart phones, vem criando diversos desafios a serem superados pelos projetistas destes sistemas. Entre estes desafios pode-se citar o aumento do desempenho e a flexibilidade, a diminui??o da pot?ncia consumida e a redu??o de custos. As atuais tend?ncias para desenvolvimento de sistemas complexos apontam para o uso de sistemas multiprocessados integrados em um ?nico chip (do ingl?s, Multiprocessor Systems-on-Chip - MPSoCs). MPSoCs s?o considerados uma solu??o apropriada para a realiza??o de sistemas eletr?nicos digitais de alta complexidade. A alta capacidade de computa??o paralela sozinha justifica tal afirmativa. Para utilizar eficientemente o grande n?mero de recursos existentes em MPSoCs se faz necess?ria a explora??o do espa?o de projeto em alto n?vel de abstra??o, de forma a avaliar diferentes alternativas de implementa??o em tempo adequado de desenvolvimento. Diversos s?o os esfor?os realizados tanto pela academia quanto pela ind?stria para superar os desafios inerentes ao desenvolvimento de tais sistemas. Entre as propostas consideradas para superar os desafios a maioria capitaliza no uso de duas t?cnicas: o aumento do reuso de m?dulos IP e o aumento do n?vel de abstra??o em que se faz a captura inicial do projeto. O uso de MPSoCs ? uma forma natural de aumentar o reuso de hardware e software. O presente trabalho aborda a modelagem de MPSoCs endere?ando a segunda destas t?cnicas: aumento de abstra??o na captura do projeto do sistema. Disponibiliza-se um modelo funcional em alto n?vel de abstra??o do hardware do sistema multiprocessado HeMPS, desenvolvido no ambiente comercial System Studio da empresa Synopsys. A modelagem abstrata proposta propicia acelerar o tempo de simula??o do sistema e permite flexibilidade aumentada na explora??o do espa?o de projeto de aplica??es sobre o sistema HeMPS. O modelo gerado inclui m?ltiplas inst?ncias de um processador RISC, o Plasma, e uma rede de comunica??o intrachip, HERMES, e m?dulos de hardware acess?rios. O processador ? modelado a partir de um simulador do conjunto de instru??es, e a rede ? descrita no n?vel de abstra??o de transa??o. A modelagem inclui tamb?m parte de um n?cleo de sistema operacional multitarefa executando sobre os processadores do sistema HeMPS. Resultados iniciais mostram um ganho de at? tr?s ordens de magnitude em termos de tempo de simula??o, para o processador do sistema, quando comparado ? simula??o RTL deste.

Made available in DSpace on 2015-04-14T14:49:18Z (GMT). No. of bitstreams: 1 419188.pdf: 2389705 bytes, checksum: 7142723f44a1f3c5a063142bb2c8760b (MD5) Previous issue date: 2008-03-04 / Para atender a uma cresente demanda por desempenho de processamento, o projeto de sistemas embarcados inclui a utiliza??o de diversos processadores al?m de infra-estruturas de comunica??o complexas (por exemplo, barramentos hier?rquicos e redes intra-chip). H? uma crescente demanda por um n?mero cada vez maior de funcionalidades contidas em um ?nico sistema. Neste cen?rio, quest?es relacionadas a estimativas de consumo de energia ganham import?ncia no projeto de sistemas eletr?nicos embarcados. Dessa forma, o fluxo de projeto de sistemas embarcados multi-processados necessita de ferramentas para a gera??o de estimativas de desempenho e consumo de energia durante todo o ciclo de desenvolvimento, de forma a verificar se o caminho de constru??o do projeto condiz com a especifica??o do mesmo. O desempenho, assim como o consumo de energia de um determinado sistema precisam ser avaliadados o mais cedo poss?vel no fluxo de projeto. M?todos anal?ticos s?o propostos para que estimativas de desempenho e de consumo de energia possam ser realizadas de maneira r?pida, evitando tempos proibitivos de simula??o. Nos m?todos anal?ticos o sistema ? modelado como uma s?rie de propriedades e modelos abstratos s?o utilizados para o c?lculo do desempenho do sistema. Apesar de m?todos anal?ticos serem mais r?pidos que m?todos baseados em simula??o a modelagem do sistema ? mais complexa. Al?m disso, devido ao alto n?vel de abstra??o em que o sistema ? representado, seu uso em sistemas grandes e complexos se torna invi?vel devido a explos?o de estados necess?rios para a representa??o sist?mica destes, que ? o caso de recentes projetos de sistemas embarcados. Dessa forma, melhorias nos m?todos baseados em simula??o tornam-se bastante pertinentes, e um estudo dessa ?rea ? apresentado nesse trabalho.

Made available in DSpace on 2015-04-14T14:49:18Z (GMT). No. of bitstreams: 1 380879.pdf: 1795979 bytes, checksum: 37e7c520f47b07234bf2e3219a79131a (MD5) Previous issue date: 2006-03-30 / A distribui??o das equipes de desenvolvimento tem provocado diversos desafios ao processo de software. Dentre os desafios, a engenharia de requisitos (ER) destaca-se, sofrendo impacto de fatores como dist?ncia, diferen?as culturais e de fuso-hor?rio, bem como limita??es dos meios de comunica??o dispon?veis. Nesse contexto, o gerenciamento das informa??es relacionadas a requisitos torna-se cr?tico para garantir que as informa??es necess?rias sobre um determinado dom?nio ou aplica??o est?o dispon?veis para as equipes de desenvolvimento geograficamente dispersas e que estas informa??es sejam organizadas de forma a permitir futuro acesso por projetos de manuten??o no mesmo escopo. Nesse sentido, esta disserta??o de mestrado tem como objetivo propor um modelo de arquitetura de informa??o para ger?ncia de requisitos em desenvolvimento distribu?do de software (DDS). Esta proposta visa contribuir para a ?rea de engenharia de software ao preencher uma lacuna existente na ?rea de DDS, especificamente no que se refere ? ER e ? manuten??o de software. Al?m disso, este estudo apresenta novos dados emp?ricos e busca contribuir tamb?m para a pesquisa na ?rea de engenharia de software atrav?s do emprego de m?todos qualitativos de pesquisa cient?fica. O m?todo de pesquisa utilizado foi o estudo de caso e a base emp?rica da pesquisa envolve uma unidade de desenvolvimento de software de uma empresa multinacional de grande porte localizada no Brasil.

Made available in DSpace on 2015-04-14T14:49:19Z (GMT). No. of bitstreams: 1 421352.pdf: 1990541 bytes, checksum: 50bb269d146dfb27631bf26a1d95c2bf (MD5) Previous issue date: 2007-01-23 / Quando um requisito de mudan?a ? solicitado durante um projeto de manuten??o, toda a informa??o referente a ele deve ser rastreada a fim de que seja poss?vel desenvolv?-lo. Nessa realidade est? inserida a an?lise de impacto de uma mudan?a que visa, entre outras coisas, estabelecer a probabilidade de impacto que um artefato ter?. O principal objetivo desse trabalho ? o desenvolvimento de uma metodologia de an?lise de impacto de mudan?a em pro-jetos de manuten??o de software. Para que seja poss?vel realiz?-la, ? preciso rastrear os artefatos que comp?em o sistema. O rastreamento ? realizado pelos conceitos da ontologia gerada durante o processo de desenvolvimento de software a partir do modelo de dom?nio.

Made available in DSpace on 2015-04-14T14:49:19Z (GMT). No. of bitstreams: 1 421786.pdf: 6104492 bytes, checksum: 1d8dad6aa25fe5104f08a43d444e3017 (MD5) Previous issue date: 2009-08-07 / O avan?o tecnol?gico atual do processo de constru??o de circuitos eletr?nicos possibilita a integra??o de mais de um bilh?o de componentes em um ?nico circuito integrado. Um circuito integrado no estado da arte ? um componente complexo constitu?do por numerosos m?dulos complexos conhecidos como n?cleos de propriedade intelectual. Circuitos integrados modernos cont?m dezenas ou centenas de n?cleos interconectados. Cada vez mais a interconex?o de n?cleos se faz atrav?s de estruturas de comunica??o complexas. Uma forma de organizar estas arquiteturas ? constru?-las sob a forma de uma rede intrachip. O uso de estruturas de comunica??o total ou parcialmente regulares tende a aumentar a escalabilidade e o grau de paralelismo da comunica??o em sistemas integrados complexos. Uma das caracter?sticas mais importantes de uma rede intrachip ? a sua topologia. Este trabalho aborda a verifica??o e a prototipa??o da rede intrachip Hermes-TB. Esta rede emprega topologia do tipo toro 2D bidirecional como forma de alcan?ar baixa lat?ncia e alta vaz?o a um custo de hardware reduzido. A verifica??o do projeto da Hermes-TB foi obtida aqui atrav?s da execu??o da simula??o com atrasos do projeto original, pois a proposta inicial da rede realizou a valida??o do projeto apenas atrav?s de simula??o funcional. Por outro lado a prototipa??o, aqui realizada sobre plataformas baseadas em FPGAs (do ingl?s, Field Programmable Gate Arrays) validou o projeto pela primeira vez em hardware. Ao final deste trabalho p?de-se ent?o confirmar a viabilidade de uso da rede intrachip Hermes-TB em circuitos reais.