Cette thèse porte sur le développement d‘outils de contrôle avancé des procédés appliqués à l'industrie microélectronique. Des analyses statistiques ont mis en évidence la longueur de grille en poly-silicium comme principal responsable des variabilités lot à lot temporelle et spatiale des performances électriques des transistors courts (courants de saturation, de fuite et la tension de seuil). Une nouvelle stratégie de régulation mieux adaptée a été étudiée : le contrôle coopératif qui s'appuie sur un algorithme d'identification récursif. Les performances de plusieurs estimateurs en ligne ont été simulées et comparées. Une régulation de compensation a aussi été développée entre la gravure de la grille et l'implantation des poches permettant de compenser la déviation de la longueur de la grille en ajustant la dose d'implantation des poches. Sa mise en production a permis de réduire la dispersion lot à lot de 40%.

Les progrès réalisés dans la microélectronique répondent à la problématique de la réduction des coûts de production et celle de la recherche de nouveaux marchés. Ces progrès sont possibles notamment grâce à ceux effectués en lithographie optique par projection, le procédé lithographique principalement utilisé par les industriels. La miniaturisation des circuits intégrés n'a donc été possible qu'en poussant les limites d'impression lithographique. Cependant en réduisant les largeurs des transistors et l'espace entre eux, on augmente la sensibilité du transfert à ce que l'on appelle les effets de proximité optique au fur et à mesure des générations les plus avancées de 45 et 32 nm de dimension de grille de transistor. L'utilisation des modèles OPC est devenue incontournable en lithographie optique, pour les nœuds technologiques avancés. Les techniques de correction des effets de proximité (OPC) permettent de garantir la fidélité des motifs sur plaquette, par des corrections sur le masque. La précision des corrections apportées au masque dépend de la qualité des modèles OPC mis en œuvre. La qualité de ces modèles est donc primordiale. Cette thèse s'inscrit dans une démarche d'analyse et d'évaluation des modèles résine OPC qui simulent le comportement de la résine après exposition. La modélisation de données et l'analyse statistique ont été utilisées pour étudier ces modèles résine de plus en plus empiriques. Outre la fiabilisation des données de calibrage des modèles, l'utilisation des plateformes de création de modèles dédiées en milieu industriel et la méthodologie de création et de validation des modèles OPC ont également été étudié. Cette thèse expose le résultat de l'analyse des modèles résine OPC et propose une nouvelles méthodologie de création, d'analyse et de validation de ces modèles.

Les progrès réalisés dans la microélectronique répondent à la problématique de la réduction des coûts de production et celle de la recherche de nouveaux marchés. Ces progrès sont possibles notamment grâce à ceux effectués en lithographie optique par projection, le procédé lithographique principalement utilisé par les industriels. La miniaturisation des circuits intégrés n'a donc été possible qu'en poussant les limites d'impression lithographique. Cependant en réduisant les largeurs des transistors et l'espace entre eux, on augmente la sensibilité du transfert à ce que l'on appelle les effets de proximité optique au fur et à mesure des générations les plus avancées de 45 et 32 nm de dimension de grille de transistor.L'utilisation des modèles OPC est devenue incontournable en lithographie optique, pour les nœuds technologiques avancés. Les techniques de correction des effets de proximité (OPC) permettent de garantir la fidélité des motifs sur plaquette, par des corrections sur le masque. La précision des corrections apportées au masque dépend de la qualité des modèles OPC mis en œuvre. La qualité de ces modèles est donc primordiale. Cette thèse s'inscrit dans une démarche d'analyse et d'évaluation des modèles résine OPC qui simulent le comportement de la résine après exposition. La modélisation de données et l'analyse statistique ont été utilisées pour étudier ces modèles résine de plus en plus empiriques. Outre la fiabilisation des données de calibrage des modèles, l'utilisation des plateformes de création de modèles dédiées en milieu industriel et la méthodologie de création et de validation des modèles OPC ont également été étudié. Cette thèse expose le résultat de l'analyse des modèles résine OPC et propose une nouvelles méthodologie de création, d'analyse et de validation de ces modèles.

: Cette étude concerne la faisabilité de composants piézoélectriques partiellement libérés du substrat sur lequel ils sont fabriqués pour la réalisation de microsystèmes (MEMS). A base de PZT, ils sont microstructurés en forme de pont ou de poutres à l'aide de la technologie couche épaisse associée à la méthode de la couche sacrificielle. A la différence des structures directement sérigraphiées sur le substrat qui ne comportent que des modes de résonances en épaisseur à qq.MHz, les échantillons libérés présentent également des modes de vibrations radiales dans le plan à qq. dizaines de kHz. De plus, nous avons réalisé des poutres de forme rectangulaire révélant des résonances atypiques 31-longitudinales dans le plan à qq. dizaines de kHz. Une modélisation analytique associée aux données expérimentales a permis de déterminer les modules de Young du PZT et celui de l'or, plus faibles que ceux des matériaux massifs. Une modélisation numérique (COMSOL multiphysics) vérifie l'exactitude des lois établies et confirment la validité de notre démarche consistant à combiner les différentes lois mécaniques appliquées à nos micropoutres. Nous avons montré la faible influence de la pression et de la température mais aussi la sensibilité au toluène (qq ppm) des micropoutres comportant un dépôt de polymère (PEUT). En milieu liquide, les premiers résultats démontrent l'utilisation potentielle de ces micropoutres dans le domaine de la caractérisation viscoélastique de fluides.

Le besoin pressant de substitution du plomb dans les alliages de soudure a conduit à une introduction très rapide de nouveaux alliages sans plomb dont la connaissance en termes de comportement n'est pas assez approfondie. En effet, d'autres problématiques sont apparues (l'augmentation de la température du procédé de soudage, trop grand choix disponible dans les alliages alternatifs) alors que les problèmes relatifs aux alliages actuels sont restés sans réponse (le changement incessant de la microstructure des alliages de soudure, la méthodologie empirique prédisant la durée de vie). Tous les paramètres cités ci-dessus modifient la stabilité et la fiabilité des performances spécifiques de l'alliage de soudure et par conséquence, de tout le module électronique.De plus, avec la miniaturisation de l'électronique et les conditions d'environnement de plus en plus sévères, ces obstacles deviennent critiques et les solutions actuelles ne sont plus compatibles. Les demandes de ce marché deviennent donc de plus en plus strictes en termes de prédiction de durée de vie et de contrôle de fiabilité.L'objectif de ce projet est de comprendre et de concevoir une nouvelle formulation d'alliage sans plomb afin de développer une alternative à l'alliage plombé haute température et un alliage pour les applications haute fiabilité et en accord avec les directives gouvernementales. Des approches expérimentales avancées comme la nano-indentation, le suivi de l'évolution de la microstructure par SEM et par EDS mapping, l'étude des effets du vieillissement thermique sur la croissance de la taille des grains avec de la lumière croisée polarisée de microscopie optique etc seront utilisées pour développer un alliage sans plomb qui convienne aux exigences des applications automobile et pipeline / The urgent need for removing lead from solder alloys led to the very fast introduction of lead-free solder alloys without a deep knowledge of their behaviour. As a consequence, additional issues raised (increased thermally induced problems during soldering process, a too wide range of possible available alternative alloy formulations), while problems related to current solder alloys remained unsolved (the constant change of the solder alloy microstructure, empirical predicting lifetime methodology). All the above mentioned issues alter stability and reliability of the application specific performances of the solder alloy, and subsequently of the whole electronic module. These problems become critical and are no longer compatible, as the market goes towards miniaturization and harsh environment conditions. These market trends now require stricter life time prediction and reliability control. Objective of this project is to understand and design a novel lead-free solder formulation to develop a potential alternative to lead-based high temperature melting point solder for high reliability requirements and in accordance with governmental directives. An advanced experimental approach like nanoindentation, microstructure evolution with SEM and EDS mapping, thermal aging effects on continuous grain size growth with cross polarized light of optical microscopy etc. would be implemented to develop doped-SAC lead-free solders for the best-fit to requirements in automotives and pipelines applications

En microélectronique, plusieurs tendances telles que l'empilement 3D et l'amincissement de puces amènent des défis thermiques grandissants. Ces défis sont exacerbés lorsqu'appliqués aux appareils mobiles où l'espace et la puissance disponibles pour le refroidissement sont limités. Le but de cette thèse est de développer des outils de conception et méthodes d'implémentation de microcanaux pour le refroidissement microfluidique de puces 2D et 3D avec points chauds destinés aux appareils mobiles.Une méthode de conception pour optimiser la configuration des microcanaux refroidissant une puce est développée utilisant un plan d'expériences numériques. La configuration optimisée propose le refroidissement à une température maximale de 89 °C d'un point chaud de 2 W par un écoulement où la perte de charge est plus petit que 1 kPa. Des prototypes avec différents empilements et distributions de microcanaux sont fabriqués par gravure profonde et apposés par pick-and-place. Un banc de caractérisation et une puce thermique test sont fabriqués pour caractériser expérimentalement les prototypes de refroidissement avec différentes configurations. Un prototype avec microcanaux limités aux alentours des points chauds et reportés sur la face arrière de la puce test atteint une résistance thermique de 2.8 °C/W. Cela est réalisé avec un débit de 9.4 ml/min et des pertes de charges de 19.2 kPa, soit une puissance hydraulique de 3 mW. Ce refroidissement extrait 7.3 W générés sur un seul serpentin à un flux thermique de 1 185 W/cm² pour un coefficient de performance de 2 430. Les résultats de l'optimisation suggèrent que la dissipation thermique soit exploitée en ajoutant des microcanaux en parallèle, plutôt qu'en allongeant les microcanaux. On observe expérimentalement comme numériquement que la résistance liée à la hausse de température du fluide domine la résistance totale. Enfin, il apparaît que les différents empilements ont un effet plus important sur la résistance thermique que les distributions de microcanaux dans les plages observées. / In microelectronics, trends such as 3D stacking and die thinning bring major thermal challenges. Those challenges are exacerbated when applied to mobile devices where the available space and power for cooling are limited. This thesis aims at developing design tools and implementation techniques for microchannels cooling on 2D and 3D chips with hot spots for mobile devices. A design technique to optimize the microchannel configuration for chip cooling is developed using numerical experimentation plans. The optimized configuration suggests a cooling configuration reaching a maximum temperature of 89 °C on a 2 W hot spot, using a flow at a pressure drop plus petit que 1 kPa. Prototypes with different stacking and microchannel distributions are fabricated using deep reactive ion etching process and stacked using pick-and-place technique. A characterization bench and a thermal test chip are fabricated for experimental characterization of the cooling prototypes from various configurations. A prototype with microchannel zones limited to the hot spot vicinity and installed on the backside of the test chip reached a thermal resistance of 2.8 °C/W. This performance is achieved using a flow rate of 9.4 ml/min with a pressure drop of 19.2 kPa, representing a hydraulic power of 3 mW. Such cooling removes 7.3 W generated on a single heat source, representing a heat flux of 1 185 W/cm² for a coefficient of performance of 2 430. The optimization results suggest that the heat spreading is better exploited using parallel microchannels, rather than lengthen microchannels. It is both observed experimentally and numerically that the thermal resistance related to the fluid temperature rise is the major contribution to the total thermal resistance. Finally, it appears that the different stacking effects on thermal resistance are more important than the microchannels distributions in the observed ranges.

Les progrès réalisés dans la microélectronique répondent à la problématique de la réduction des coûts de production et celle de la recherche de nouveaux marchés. Ces progrès sont possibles notamment grâce à ceux effectués en lithographie optique par projection, le procédé lithographique principalement utilisé par les industriels. La miniaturisation des circuits intégrés n’a donc été possible qu’en poussant les limites d’impression lithographique. Cependant en réduisant les largeurs des transistors et l’espace entre eux, on augmente la sensibilité du transfert à ce que l’on appelle les effets de proximité optique au fur et à mesure des générations les plus avancées de 45 et 32 nm de dimension de grille de transistor.L’utilisation des modèles OPC est devenue incontournable en lithographie optique, pour les nœuds technologiques avancés. Les techniques de correction des effets de proximité (OPC) permettent de garantir la fidélité des motifs sur plaquette, par des corrections sur le masque. La précision des corrections apportées au masque dépend de la qualité des modèles OPC mis en œuvre. La qualité de ces modèles est donc primordiale. Cette thèse s’inscrit dans une démarche d’analyse et d’évaluation des modèles résine OPC qui simulent le comportement de la résine après exposition. La modélisation de données et l’analyse statistique ont été utilisées pour étudier ces modèles résine de plus en plus empiriques. Outre la fiabilisation des données de calibrage des modèles, l’utilisation des plateformes de création de modèles dédiées en milieu industriel et la méthodologie de création et de validation des modèles OPC ont également été étudié. Cette thèse expose le résultat de l’analyse des modèles résine OPC et propose une nouvelles méthodologie de création, d’analyse et de validation de ces modèles. / The Progress made in microelectronics responds to the matter of production costs reduction and to the search of new markets. These progresses have been possible thanks those made in optical lithography, the printing process principally used in integrated circuit (IC) manufacturing.The miniaturization of integrated circuits has been possible only by pushing the limits of optical resolution. However this miniaturization increases the sensitivity of the transfer, leading to more proximity effects at progressively more advanced technology nodes (45 and 32 nm in transistor gate size). The correction of these optical proximity effects is indispensible in photolithographic processes for advanced technology nodes. Techniques of optical proximity correction (OPC) enable to increase the achievable resolution and the pattern transfer fidelity for advanced lithographic generations. Corrections are made on the mask based on OPC models which connect the image on the resin to the changes made on the mask. The reliability of these OPC models is essential for the improvement of the pattern transfer fidelity.This thesis analyses and evaluates the OPC resist models which simulates the behavior of the resist after the photolithographic process. Data modeling and statistical analysis have been used to study these increasingly empirical resist models. Besides the model calibration data reliability, we worked on the way of using the models calibration platforms generally used in IC manufacturing.This thesis exposed the results of the analysis of OPC resist models and proposes a new methodology for OPC resist models creation, analysis and validation.

Cette thèse est consacrée à l'étude de la physico-chimie des structures électroniques et microélectroniques à base de phosphure d'indium (InP). Le contexte scientifique de cette étude est d'abord abordé dans une description de la pollution atmosphérique ainsi que de sa métrologie. Les propriétés physico-chimiques et électroniques de InP sont particulièrement détaillées. Les structures des capteurs de gaz en cours de développement pour cette application sont ensuite répertoriées. Les méthodes de caractérisation chimique (spectroscopie de surface XPS et Auger, microscopie à force atomique AFM) et électronique (Van der Pauw) ainsi que l'analyse théorique des propriétés électroniques des couches minces sont également présentées. Enfin, des mesures en laboratoire à température et concentration variables de NO2 proches de celles rencontrées dans une atmosphère urbaine sont présentées. Les résultats obtenus suite à l'analyse théorique et aux différentes expériences ont montré le rôle prédominant des oxydes natifs présents à la surface de InP sur les réponses des capteurs. Ces derniers interviennent également sur la stabilité de la réponse aux gaz, tout comme leurs propriétés physico-chimiques. Les résultats des caractérisations électroniques et chimiques corroborent les résultats des essais des capteurs et permettent une modélisation de l'action du gaz sur InP

Les travaux présentés dans ce manuscrit sont axés sur le développement et la caractérisation de modules technologiques sur semiconducteurs à large bande interdite à base de nitrure de gallium (GaN), pour la réalisation de transistors et de cathodes froides. Ils ont été réalisés au sein du laboratoire III-V lab, commun aux entités : Alcatel - Thales - CEA Leti. Notre projet de recherche a bénéficié d'un soutien financier assuré par Thales Electron Devices (TED) et l'Agence Nationale de la Recherche ( ANR ). Concernant les transistors HEMT III-N, nos investigations se sont focalisées sur le développement des parties actives des transistors, incluant principalement la structuration des électrodes de grilles, l'étude de la passivation des grilles métalliques, ainsi que l'étude de diélectriques de grille pour la réalisation de structures MIS-HEMT.Les transistors MOS-HEMT « Normally-off » réalisés présentent des performances comparables à l'état de l'art, avec une densité de courant de drain maximum comprise entre 270 mA et 400 mA / mm, un ratio ION / IOFF > 1100, et des tensions de claquage > 200V. Les tensions de seuil sont comprises entre + 1,8 V et + 4 V. Nos contributions au développement des cathodes froides ont permis de démontrer une première émission dans le vide à partir de cathodes GaN, avec une densité de courant maximale de 300 µA / cm2 pour une tension de polarisation de 40 V / The results presented in this manuscript relate to technological developments and device processing on wide bandgap III-N semiconductor materials. They have been focused on III-N HEMT transistors and GaN cold cathodes. They have been realised within the III-V lab, which is a common entity between: Alcatel - Thales - CEA Leti. They have been financially supported by Thales Electron Devices company (TED) and the French National Research Agency ( ANR ). Regarding III-N HEMTs, our investigations have been focused on the development of device gate processing, which includes : the structuration of gate electrodes, the study of device passivation, and the realization of Metal-Insulator-Semiconductor High Mobility Electron Transistors ( MIS-HEMTs ). The “ Normally-off ” MOS-HEMT structures we have realized exhibit performances comparable to the state of the art, with a maximum drain current density between 270 and 400 mA / mm, a ION / IOFF ratio > 1.100, and a breakdown voltage > 200V. The threshold voltage values range between + 1,8 V and + 4V. We have also been able to demonstrate prototype GaN cold cathodes providing a maximum current density of 300 µA / cm2, emitted in vacuum for a bias voltage around 40 V