Ce travail présente la conception d'une boucle analogique numérique verrouillée sur l'amplitude du signal d'entrée. Cette boucle permet la quantification d'un échantillon en un nombre variable de cycles élémentaires. Son application à la conversion analogique numérique constitue un premier pas vers la création de nouvelles architectures de convertisseurs. La boucle repose sur une recherche locale du signal pour exploiter la redondance inter-échantillons des signaux réels. Cinq algorithmes de quantification sont présentés. Ce principe permet une réduction du nombre moyen de cycles de quantification par échantillon par rapport aux Convertisseurs à Approximations Successives (CAS), pour une complexité électronique équivalente. Ce gain en termes de nombre moyen de cycles par échantillon est converti en économie d'énergie ou en gain de vitesse par le biais de trois architectures de conversion proposées. La première architecture est conçue pour la basse consommation et conduit à des gains de consommation de 47% à 87% par rapport au CAS. La deuxième est conçue pour la vitesse. Les résultats montrent un nombre moyen de cycles de conversion par échantillon proche de 1 pour deux des trois signaux de test. Ces résultats sont comparables aux performances d'un convertisseur Flash et sont obtenus avec 2 comparateurs seulement par rapport aux 255 comparateurs d'un Flash équivalent. La troisième architecture est conçue pour la précision temporelle et dynamique. Elle repose sur la logique asynchrone et permet la construction d'une borne à temps continu du signal.

L'intitulé de notre thèse est Systèmes Complexes, outils de CAO et Nanotechnologies. Il concerne l'étude des techniques permettant de configurer un support contenant un nombre très élevé des éléments très simples et interconnectés dans un réseau très complexe, de façon à émuler des systèmes complexes naturels ou artificiels. Dans ce contexte nous proposons une plateforme d'outils CAO qui aide à l'implémentation et à la simulation de ces types de systèmes. Dans un premier temps, nous élaborons un premier outil de cette plateforme permettant d'expérimenter par simulation classique les lois qui gouvernent l'évolution du système cible. Cette simulation permet de valider ou de modifier ces lois avant implémentation dans le nanoréseau. Ensuite, nous utilisons cet outil pour expérimenter divers systèmes complexes tels que des écosystèmes artificiels et des systèmes des particules dans lesquels une géométrie de l'espace-temps relativiste émerge comme une conséquence du type des lois d'interaction des particules.

Cette thèse présente de nouvelles approches pour la gestion d'énergie dans un microsystème autonome. Le microsystème autonome est la nouvelle génération des nœuds de capteurs sans fil. Le microsystème autonome est alimenté via un microgénérateur qui récolte l'énergie ambiante. Cette thèse s'est déroulée dans le cadre du projet européen VIBES (VIBration Energy Scavenging FP6 IST-1-STREP-507911). Ce projet s'intéresse à récolter l'énergie ambiante issue de vibrations mécaniques. La problématique dans la conception du module de gestion d'énergie est la très basse tension (dizaines de millivolts), et l'ultra basse puissance (centaine de nanowatts) fournie par le microgénérateur. Trois approches sont proposées dans cette thèse. La première approche est une technique pour l'amplification de la tension du microgénérateur. Celle-ci est vérifiée par l'application d'une technique de commutation dite SSH (Synchronized Switch Harvesting). Cette technique est validée pour des générateurs de taille centimétrique. L'influence de la réduction d'échelle sur cette technique est étudiée, et une technique plus convenable pour les microgénérateurs est proposée. La deuxième approche est l'utilisation d'un multiplicateur de tension. Ce multiplicateur joue le rôle d'un AC/DC et DC/DC. Il accepte une tension d'entrée d'amplitude très faible (dizaines de millivolts). Le fonctionnement du multiplicateur à ces très basses tensions est basé sur une nouvelle structure de diode à très basse tension de seuil. La troisième approche est la proposition d'un convertisseur AC/DC ultra basse consommation (dizaines de nanowatt). Ce convertisseur peut rectifier des signaux d'amplitude de l'ordre de quelques millivolts. Les trois approches sont implémentées en utilisant deux technologies de fabrication de circuits intégrés.

L'évolution des technologies d'intégration sur silicium permet de réaliser des systèmes sur puce (SoC) implémentant un nombre croissant d'unités de traitement. Les structures de communication sur puce deviennent un lélément essentiel pour la conception d'un SoC. dans ce contexte, le LETI propose une plateforme implémentant les fonctionnalités de la couche physique pour des systèmes de télécommunication sans-fil haut-débit en utilisant une architecture de réseaux sur puces (NoC). Les contributions de cette thèse portent d'abord sur la modélisation des NoC. L'environnement de modélisation proposé est basé sur l'outil de simulation NS-2. Ensuite, les travaux abordent les problèmatiques de la gestion des communications et du contrôle des traitements avec un système distribué sur un NoC. La solution présentée utilise une architecture d'interface réseau reconfigurable associée à chaque unité de traitement. L'ensemble de cette approche a été modélisé et simulé dans un environnement mixte VHDL et SystemC.

L'utilisation croissante de MEMS dans des applications dont le mauvais fonctionnement aurait un impact important sur la sécurité ou la vie des personnes a accéléré le besoin de méthodes robustes de test. Les mécanismes de défaillance et les dynamiques de MEMS sont complexes et plus souvent mal compris. C'est dû à leur nature multi-physique qui les rend complexes pour la conception et le test. La fabrication en outre est compliquée par le besoin de nouvelles étapes de fabrication en particulier quand des techniques de System-in-Package (SiP) sont employées. Ces techniques d'encapsulation posent beaucoup de problèmes de test. Dans ce secteur, les techniques de BIST des circuits analogiques et mixtes ont attiré un intérêt industriel considérable pour aider à réduire les difficultés de test. Dans cette thèse nous proposons un BIST fonctionnel pseudo-aléatoire pour MEMS. Nous présentons l'utilisation des impulsions électriques pseudo-aléatoires qui ont l'avantage d'être facilement produit sur-puce. Nous montrons comment différents types de stimuli pseudo-aléatoires peuvent être exploités en vue de BIST pour les MEMS linéaires et non linéaires. En général, nous prouvons que les séquences pseudo-aléatoires à deux niveaux sont suffisantes pour examiner les MEMS linéaires et non linéaires. En outre, alors que les séquences à deux niveaux sont suffisantes pour caractériser les MEMS linéaires, nous décrivons comment l'utilisation des séquences pseudo-aléatoires à multi niveaux est nécessaire pour la caractérisation des MEMS non linéaires. La réponse de test est digitalisée en utilisant un CAN intégré et autotestable, et un circuit numérique simple vient après pour calculer des échantillons de la réponse impulsionnelle de MEMS linéaire, ou des échantillons du noyau de Volterra de MEMS non linéaire. Après, ces échantillons (appelés signature de test) sont comparés avec leurs intervalles de tolérance et finalement un signal binaire est produit par le BIST pour indiquer si le MEMS a passé où échoué le test. Nous employons les simulations Monte Carlo pour dériver les intervalles de tolérance de la signature de test. Les simulations Monte Carlo sont également employées pour former la signature de test en effectuant une analyse de sensibilité, et pour injecter les variations paramétriques pour calculer les métriques de test et optimiser les paramètres de conception du BIST pseudo-aléatoire. Nous avons appliqué le BIST pseudo-aléatoire pour des MEMS tel que les accéléromètres commercialisés et des micropoutres fabriquées au sein du Group RMS. Des résultats expérimentaux satisfaisants ont été obtenus.

Le but principal de ce travail de thèse est de proposer un matériau précurseur d'oxydes métalliques (ZrO2, TiO2, HfO2) compatible avec la technique de photolithographie interférentielle DUV. Des oxoclusters de métaux (MOC) de transitions obtenus par complexation d'un ligand organique et hydrolysé partiellement ont été proposé comme briques élémentaires pour construire ces nanostructures. Le recours à des longueurs d'onde DUV (193 nm) permet d'exciter directement les MOC, ce qui conduit à une réticulation photoinduite, et confère à la résine un caractère de photoresist négatif. Une étude spectroscopique détaillée a permis de proposer un mécanisme de photoréticulation. Cette étude s'est appuyée essentiellement sur des techniques de suivi in situ de la réaction photochimique, par ellipsométrie spectroscopique et RT-FTIR. La nanostructuration a été effectuée essentiellement par lithographie interférométrique DUV (DUV-IL) à 193 nm et étendue à la stéréolithographie biphotonique. La DUV-IL a été choisie pour son potentiel d'écriture de nanostructures sur des surfaces relativement importantes, dans des conditions standard d'atmosphère et température. De plus, dans le cas des TiOC, les nanostructures peuvent être rendues inorganiques à température ambiante par un traitement photochimique supplémentaire. Dans le cas de ZrOC et HfOC, une étape supplémentaire de recuit thermique permet d'obtenir une structure de type MO2 cristallisée.

Le domaine du diagnostic moléculaire connait un essor impressionnant depuis plusieurs dizaines d'années. Différents outils d'analyse d'interactions moléculaires sont présents sur le marché. La plupart d'entre eux sont basés sur des tests immunologiques utilisant la fluorescence comme technique de lecture. Or, l'utilisation de techniques de détection avec marquage comme la fluorescence augmente le coût d'une analyse et peut dénaturer un échantillon. Dans cette perspective, une technique de lecture optique sans marquage, qui est une alternative à la fluorescence, a été développée. Le principe de lecture est basé sur le suivi des modifications du spectre de diffraction de réseaux périodiques, composés de molécules sondes, lors d'interactions avec différentes solutions à analyser. Cette thèse CIFRE est le fruit d'une collaboration entre le LAAS CNRS et la société Innopsys, spécialisée dans la commercialisation d'outils de lecture optique. Elle porte sur le développement d'une plateforme dédiée à l'analyse biomoléculaire (ADN, protéines) au travers de l'utilisation de biopuces multiplexées et d'un instrument de lecture optique sans marquage automatisée. Nous montrons que cette technologie de biodétection sans marquage nécessite le développement d'une chimie de surface permettant l'organisation de molécules sondes en réseaux de lignes périodiques, tout en minimisant l'adsorption non-spécifique entre les lignes. Nous présentons l'optimisation d'un procédé de bi-fonctionnalisation de surface, qui met en jeu un dépôt multiplexé par microcontact printing sur des couches de polymères passivantes. Ces surfaces structurées à l'échelle moléculaire ont permis la détection d'interactions protéines/protéines sans marquage et le concept semble également transférable pour la détection d'hybridation de courtes séquences d'ADN.

Avec la complexité croissante des systèmes sur puce, le processus de vérification devient une tâche de plus en plus cruciale à tous les niveaux du cycle de conception, et monopolise une part importante du temps de développement. Dans ce contexte, l'assertion-based verification (ABV) a considérablement gagné en popularité ces dernières années. Il s'agit de spécifier le comportement attendu du système par l'intermédiaire de propriétés logico-temporelles, et de vérifier ces propriétés par des méthodes semi-formelles ou formelles. Des langages de spécification comme PSL ou SVA (standards IEEE) sont couramment utilisés pour exprimer ces propriétés. Des techniques de vérification statiques (model checking) ou dynamiques (validation en cours de simulation) peuvent être mises en œuvre. Nous nous plaçons dans le contexte de la vérification dynamique. A partir d'assertions exprimées en PSL ou SVA, des descriptions VHDL ou Verilog synthétisables de moniteurs matériels de surveillance peuvent être produites (outil Horus). Ces composants peuvent être utilisés pendant la conception (en simulation et/ou émulation pour le débug et la validation de circuits), ou comme composants embarqués, pour la surveillance du comportement de systèmes critiques. Pour l'analyse en phase de conception, que ce soit en simulation ou en émulation, le problème de la génération des séquences de test se pose. En effet, des séquences de test générées aléatoirement peuvent conduire à un faible taux de couverture des conditions d'activation des moniteurs et, de ce fait, peuvent être peu révélatrices de la satisfaction des assertions. Les méthodes de génération de séquences de test sous contraintes n'apportent pas de réelle solution car les contraintes ne peuvent pas être liées à des conditions temporelles. De nouvelles méthodes doivent être spécifiées et implémentées, c'est ce que nous nous proposons d'étudier dans cette thèse.

L'autocalibration des positions des capteurs formant une grande antenne réseau aéroportée s'appuie sur les enregistrements de sources d'opportunité de directions d'arrivée inconnues, bande-étroite, émettant simultanément sur une même fréquence porteuse. Ce problème non-observable peut le devenir localement si l'on dispose de suffisamment de sources d'opportunité ou d'un modèle de déformations de voilure. Une étude de deux approches de la littérature est proposée. La première, basée sur le principe du Maximum de Vraisemblance est itérative ; la seconde, basée sur une méthode de sous-espace/modules constant (SEMC) identifie algébriquement la matrice de transfert du réseau. Leurs limites sont montrées quand le niveau de déformation est supérieur à une demi-longueur d'onde. Dans ce cas, des ambiguïtés de phase engendrent des positions erronées. Des solutions originales sont proposées pour estimer les positions des capteurs dans le cas de déformations statiques importantes. Trois sources d'opportunité et l'utilisation d'un modèle polynomial de déformation ou plus simplement des contraintes physiques couplées à une méthode de résolution des ambiguïtés de phase, permettent d'autocalibrer l'antenne. Enfin, pour autocalibrer une antenne vibrante grandement déformée une approche basée sur SEMC est proposée. Elle autorise la résolution des ambiguïtés de phase en intégrant suffisamment d'échantillons et permet ensuite de suivre l'antenne au cours des vibrations en utilisant un temps d'intégration plus court. Une extension pour des sources de fréquences porteuses différentes est finalement présentée.

L'intégration de plusieurs processeurs hétérogènes en un seul système sur puce (SoC) est une tendance claire dans les systèmes embarqués. La conception et la vérification de ces systèmes nécessitent des plateformes rapides de simulation, et faciles à construire. Parmi les approches de simulation de logiciels, la simulation native est un bon candidat grâce à l'exécution native de logiciel embarqué sur la machine hôte, ce qui permet des simulations à haute vitesse, sans nécessiter le développement de simulateurs d'instructions. Toutefois, les techniques de simulation natives existantes exécutent le logiciel de simulation dans l'espace de mémoire partagée entre le matériel modélisé et le système d'exploitation hôte. Il en résulte de nombreux problèmes, par exemple les conflits l'espace d'adressage et les chevauchements de mémoire ainsi que l'utilisation des adresses de la machine hôte plutôt des celles des plates-formes matérielles cibles. Cela rend pratiquement impossible la simulation native du code existant fonctionnant sur la plate-forme cible. Pour surmonter ces problèmes, nous proposons l'ajout d'une couche transparente de traduction de l'espace adressage pour séparer l'espace d'adresse cible de celui du simulateur de hôte. Nous exploitons la technologie de virtualisation assistée par matériel (HAV pour Hardware-Assisted Virtualization) à cet effet. Cette technologie est maintenant disponibles sur plupart de processeurs grande public à usage général. Les expériences montrent que cette solution ne dégrade pas la vitesse de simulation native, tout en gardant la possibilité de réaliser l'évaluation des performances du logiciel simulé. La solution proposée est évolutive et flexible et nous fournit les preuves nécessaires pour appuyer nos revendications avec des solutions de simulation multiprocesseurs et hybrides. Nous abordons également la simulation d'exécutables cross- compilés pour les processeurs VLIW (Very Long Instruction Word) en utilisant une technique de traduction binaire statique (SBT) pour généré le code natif. Ainsi il n'est pas nécessaire de faire de traduction à la volée ou d'interprétation des instructions. Cette approche est intéressante dans les situations où le code source n'est pas disponible ou que la plate-forme cible n'est pas supporté par les compilateurs reciblable, ce qui est généralement le cas pour les processeurs VLIW. Les simulateurs générés s'exécutent au-dessus de notre plate-forme basée sur le HAV et modélisent les processeurs de la série C6x de Texas Instruments (TI). Les résultats de simulation des binaires pour VLIW montrent une accélération de deux ordres de grandeur par rapport aux simulateurs précis au cycle près.