FundaÃÃo Cearense de Apoio ao Desenvolvimento Cientifico e TecnolÃgico / Buscam-se de soluÃÃes de automaÃÃo computadorizada de baixo custo que auxiliem estaÃÃes compactas de tratamento de efluentes a adequar o efluente tratado aos requisitos legais, protegendo os corpos receptores contra lanÃamentos inadequados. Tem por objetivos especÃficos o desenvolvimento de um sistema de supervisÃo automÃtica para pequenas estaÃÃes de tratamento de Ãguas residuais e a criaÃÃo de uma base de dados histÃrica para apoio à tomada de decisÃo no que concerne a operaÃÃo e manutenÃÃo do processo. Para alcanÃar tais objetivos, foi analisada uma configuraÃÃo combinada, constituÃda pelo reator anaerÃbio de fluxo ascendente em manta de lodo, seguido do sistema de lodo ativado convencional. Tal sistema à utilizado para tratar os efluentes sanitÃrios do Hospital Waldemar de AlcÃntara, situado no bairro de Messejana, em Fortaleza â CE. De modo geral, hà poucos estudos sobre instrumentaÃÃo eletrÃnica e automaÃÃo aplicados a sistemas combinados desse tipo. Inicialmente sÃo apresentados os conceitos bÃsicos sobre o tratamento de efluentes, bem como descritas as partes componentes do sistema de tratamento, dando, assim, suporte para que estudos sobre automaÃÃo sejam desenvolvidos. No decorrer do trabalho sÃo apresentadas a descriÃÃo e a motivaÃÃo para o uso de sensores no sistema de monitoramento automÃtico de estaÃÃes de tratamento, bem como da eletrÃnica necessÃria para sua implantaÃÃo. TambÃm à apresentada a descriÃÃo da arquitetura mestre-escravo usada no sistema, bem como do funcionamento de cada mÃdulo que o compÃe, abordando o desenvolvimento de hardware e software para cada um. Por fim, sÃo analisados os resultados da experimentaÃÃo de campo do sistema de monitoramento automÃtico. A pesquisa resultou em um sistema computadorizado de monitoramento aplicado a situaÃÃes reais em campo, possibilitando uma compreensÃo mais profunda a respeito do processo de tratamento de esgoto e de sua operaÃÃo mediante o acesso a dados, seja em tempo real, seja acessando a base de dados formada. / This work focuses on the investigation of low costs computerized automation solutions to assist compact wastewater treatment plants, adjusting the treated effluent to the legal requirements, protecting the waterâs receptors against inadequate discharge. The objectives are the development of an automatic supervision system for small wastewater treatment plants and the creation of a historical database to support the decision making process concerning the process operation and maintenance. In this work, a combined configuration is analyzed, constituted of the up flow anaerobic sludge blanket reactor followed by conventional active sludge. Such system treats the effluents of the Hospital Waldemar de AlcÃntara, situated in the neighborhood of Messejana, in Fortaleza - CE. In general, few researches can be found onthe electronics instrumentation and automation applied for combined systems like this one. Initially, the basic concepts on wastewater treatments are presented, as well as a description of parts that compose the system, therefore supporting the development of automation studies. After that, the description and the motivation for the use of the sensors in the automatic supervision system for small effluent treatment systems is presented, as well as the electronics necessary for its implementation. A description of the master-slave architecture used in the system is presented, as well as the functioning of each module that composes it, approaching the hardware and software development for each one. The research resulted in an applied system for real field situations, making possible a deeper understanding of the wastewater process and its operation through the data access, either in real time or by the access of the built database.

A eletrônica embarcada teve um expressivo ganho de espaço dentro dos veículos ao longo dos últimos anos, mais especialmente no que se refere ao gerenciamento eletrônico do motor á combustão, uma vez que a inteligência empregada nesse sistema vem sofrendo constante evolução, sendo uma das evoluções, a utilização da estratégia FLEX de gerenciamento. O domínio das técnicas de controle de um motor á combustão interna torna-se desafiador em sua própria natureza, haja vista que envolve conceitos heterogêneos e concorrentes entre si em se tratando de aspectos de engenharia. Dessa forma, ainda é restrito o número de profissionais com conhecimento e competência para desenvolver atividades relacionadas ao gerenciamento desse sistema. Esse projeto teve por intuito o emprego de um empenho intelectual realizado em equipe a fim de desenvolver uma unidade de gerenciamento referente ao controle de um motor á combustão interna com estratégia FLEX de gerenciamento, tornando possível a inserção da cultura do estudo de gerenciamento de motores FLEX dentro das universidades, tais como, FATEC-Santo André, Escola Politécnica da USP e principalmente, a FATEC- Sorocaba. Para esse desenvolvimento, uma unidade já existente foi utilizada, sendo a mesma aplicada em seu projeto primitivo no Gol 1.6 com gerenciamento à gasolina e totalmente reprojetada na em seu firmware para o veículo VW Polo 1.6 na atual ocasião. Agora em uma aplicação FLEX, a partir de técnicas de controle, foi possível alcançar resultados similares aos observados na unidade original que equipa o veículo. Embora os resultados obtidos tenham limitações devido às condições de uso do veículo, estrutura da instituição e também do tempo disponível para esse desenvolvimento, foi possível entender e compreender diversos fatores antes maculados pela distância do contato direto com um sistema de gerenciamento real aplicado em um motor à combustão interna. Ademais, dentro das limitações citadas, os resultados obtidos mostraram-se bastante satisfatórios. / The embedded electronics had an expressive gain of space within the vehicles over the last years, more especially regarding the electronic management of the combustion engine since the intelligence employed in this system has been under constant evolution, being one of the evolutions, the use of the FLEX management strategy. The domain of control techniques of an internal combustion engine becomes challenging in its own nature since it involves heterogeneous concepts and competing with each other in the engineering aspects, in this way, the fluency in activities related to the management of this system is very rarefied in the professional and academic environment. The purpose of this project was the use of an intellectual commitment made in a team to develop a management unit for the control of an internal combustion engine with FLEX management strategy, making possible the insertion of the FLEX engine management study culture within the universities, such as, FATEC-Santo André, Polytechnic School of USP and mainly, FATEC-Sorocaba. For this development, an already started unit was used, being applied in its original design in Gol 1.6 with gasoline management and totally redesigned in its firmware for Polo 1.6 in the current occasion, now in a FLEX application, from techniques of control, it was possible to achieve results similar to those observed in the original unit equipping the vehicle. Although the results obtained have limitations due to the conditions of use of the vehicle, structure of the institution and also the time offered for this development, it was possible to understand several factors previously tainted by the distance of direct contact with a real management system applied in a motor to the internal combustion, in addition, within the mentioned limitations, the obtained results were shown quite satisfactory.

Submitted by Lara Oliveira (lara@ufersa.edu.br) on 2017-07-11T21:38:07Z No. of bitstreams: 1 ReuberRM_DISSERT.pdf: 2348758 bytes, checksum: c8ee8fc8c3a85a5f8c824891e65ad585 (MD5) / Approved for entry into archive by Vanessa Christiane (referencia@ufersa.edu.br) on 2017-07-18T15:09:25Z (GMT) No. of bitstreams: 1 ReuberRM_DISSERT.pdf: 2348758 bytes, checksum: c8ee8fc8c3a85a5f8c824891e65ad585 (MD5) / Approved for entry into archive by Vanessa Christiane (referencia@ufersa.edu.br) on 2017-07-18T15:10:36Z (GMT) No. of bitstreams: 1 ReuberRM_DISSERT.pdf: 2348758 bytes, checksum: c8ee8fc8c3a85a5f8c824891e65ad585 (MD5) / Made available in DSpace on 2017-07-18T15:11:11Z (GMT). No. of bitstreams: 1 ReuberRM_DISSERT.pdf: 2348758 bytes, checksum: c8ee8fc8c3a85a5f8c824891e65ad585 (MD5) Previous issue date: 2013-08-30 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / The Microcontrollers Units (MCUs) are components used in a variety of devices, ranging from household to industrial use. In industrial automation MCUs are present in the equipment responsible for motor control, valve actuation, measurements and other functions. Currently, the MCUs based on Advanced RISC Machine (ARM) technology are highlighted due to its higher capacity performance, lower power consumption and low cost. These MCUs ARM feature software composition consist of three elements: an embedded operating system, device drivers and applications in general. Given this composition software of ARM MCUs, this paper presents a solution called Functional Modules for ARM (MoFA), with the aim of offering an alternative way in the development of automation and control. These modules are software applications that can be developed for different operating systems on embedded ARM MCUs, such as AndroidTM, embedded Linux distributions and Windows CE. The MoFA has basically four modules: module of control algorithmic for developing and execution of control routines of an automation system, the data storage module to store information needed of the process automation, communication module for remote access to ARM MCU and the analog and digital inputs and outputs module for manipulation of I/O ports of MCU. To validate the MoFA were implemented two applications: a supervisory system for photovoltaic panels and a PI control system liquid level. The results for each application are presented at the end of this work. For the development of these two applications was used the ARM Microcontroller of Tiny6410 Kit of Friendly ARM. The study was conducted at the laboratory of GEDEA of UFERSA / As Unidades Microcontroladas (MCUs, do inglês Microcontroller Units) são componentes utilizados em uma variedade de dispositivos, que vão desde uso doméstico a uso industrial. Na automação industrial as MCUs estão presentes em equipamentos responsáveis pelo controle de motores, acionamento de válvulas, medições entre outras funções. Atualmente, as MCUs baseadas na tecnologia Advanced RISC Machine (ARM) estão se destacando devido a sua maior capacidade de desempenho, menor consumo de energia e baixo custo. Essas MCUs ARMR apresentam composição de software constituída por três elementos: um sistema operacional embarcado, drivers de dispositivos, e aplicações em gerais. Diante desta composição de software das MCUs ARM, este trabalho apresenta uma solução denominada de Módulos Funcionais para ARM (MoFA), com o objetivo de oferecer uma forma alternativa no desenvolvimento em automação e controle. Estes módulos são aplicações de software que podem ser desenvolvidas para diferentes sistemas operacionais embarcados em MCUs ARM, tais como AndroidTM, distribuições de Linux embarcado e Windows CE. O MoFA possui basicamente quatro módulos: o módulo de algoritmo de controle para desenvolvimento e execução de rotinas de controle de um sistema de automação, o módulo de armazenamento de dados para guardar informações necessárias do processo da automação, o módulo de comunicação para acesso remoto a MCU ARM e o módulo de entradas e saídas digitais e analógicas para manipulação das portas I/O da MCU. Para validar o MoFA foram implementadas duas aplicações: um sistema supervisório para painéis fotovoltaicos e um sistema de controle PI de nível de líquido. Os resultados obtidos para cada aplicações são apresentados ao final deste trabalho. Para o desenvolvimento destas duas aplicações foi utilizado o microcontrolador ARM do Kit Tiny6410 da Friendly ARM. O trabalho foi realizado no laboratório do Grupo de Estudo e Desenvolvimento em Energia e Automação (GEDEA) da UFERSA / 2017-07-11

Este trabalho propõe a geração de uma arquitetura dedicada a aplicações específicas, baseadas no microcontrolador MCS8051. Por ser utilizado na solução de problemas em indústrias locais, este processador foi escolhido para servir como base em um sistema dedicado. O 8051 dedicado gerado deverá permitir a integração completa do sistema, proporcionando um aumento do valor agregado e, conseqüentemente, a diminuição do custo. Busca-se com a otimização da arquitetura obter um conjunto de instruções reduzido, construído com as instruções mais utilizadas em cada aplicação. O objetivo principal da otimização do conjunto de instruções está relacionado ao fato de que os circuitos decodificadores e geradores de microcódigo da parte de controle ocupam uma área significativa do processador. Uma otimização no sentido de reduzir-se o conjunto de instruções, portanto, resulta numa economia de área, o que vem de encontro com a idéia da integração completa do sistema com o processador. Um processador dedicado a aplicações específicas (ASIP) irá possuir um custo maior do que a sua versão original, devido as otimizações realizadas. Para compensar este custo, uma alternativa a seguir é a integração completa do sistema. Um Sistema Integrado para Aplicações Específicas (SIAE) torna-se desejável, pois aumentando o valor agregado do circuito possibilita-se a redução do custo pela eliminação de conexões da placa, do encapsulamento de outros circuitos, entre outros motivos. Todavia, para que um SIAE possa ser construído com um custo aceitável, é necessário que seja construído em uma área que não exceda muito a área original do processador. Tenta-se fazer isto neste trabalho, através da implementação de aplicações com poucas instruções diferentes. Por ser uma arquitetura comercial, o 8051 possui um grande parque de software desenvolvido e resolvendo problemas. Isto pode ser considerado uma vantagem pois, software básicos como por exemplo, compiladores, já estão desenvolvidos. Outra vantagem é o grande número de engenheiros treinados na sua utilização. Desse modo, torna-se necessária a criação de uma compatibilidade de software, para preservar o que já está desenvolvido. Uma vez que a programação em nível de linguagem montadora tende a constituir-se em uma tarefa cansativa e sujeita a erros, é desejável que se tenha uma compatibilidade em alto nível, ou seja, através de um compilador. Para criar a compatibilidade de SW necessária é realizada a otimização de um compilador C desenvolvido para o 8051. A escolha pela linguagem C deve-se ao fato de sua grande utilização. O compilador C otimizado procura utilizar um conjunto de instruções reduzido para obter a economia de área. Quando uma instrução necessita ser utilizada e não está presente no conjunto de instruções desejado, o compilador tenta substituí-la por outra(s). Um conjunto de instruções é utilizado para cada aplicação, sendo constituído pelas instruções mais utilizadas por esta. Para determinar as instruções mais utilizadas de cada aplicação é realizada uma análise estática sobre um código em linguagem montadora previamente compilado. As instruções implementadas serão sempre parte do conjunto de instruções original do 8051, de modo que novas instruções não serão criadas.Um programa em linguagem montadora gerado com um conjunto de instruções reduzido (RISC) normalmente terá um número maior de instruções do que o seu 10 equivalente com o conjunto de instruções completo (CISC). Isto ocorre porque possivelmente algumas substituições de uma instrução por outras, terão que ser realizadas. Como as instruções que serão utilizadas nas substituições pertencem ao conjunto de instruções original, o programa gerado com o compilador otimizado poderá executar em um tempo maior do que se fosse compilado com o código CISC. Para compensar esse atraso foi implementado um pipeline de instruções para o 8051. Este trabalho apresenta resultados da Síntese Lógica em Standard Cell e FPGA da arquitetura otimizada. Além disso, resultados de programas em linguagem montadora gerados com o compilador otimizado, são também apresentados. / This work discusses a processor for specific applications architecture, based on the MCS8051 microcontroller. This processor is used as a solution for many local industry applications, being the base of dedicated systems. The dedicated 8051 generated should allow complete integration of the system, and with the added value to the chip, reduced costs. The architecture optimization will produce as result a reduced instruction set, made by the often used instructions for each application. The main instruction set optimization goal refers to the instrucions decoders and microcode generators in the control part, because a large area in the processor is needed to implement them. Thus, a reduced instruction set will allow area savings, making possible the complete system integration in a chip. An ASIP architecture will have a higher cost than the original one. An alternative to solve this problem is add value to the chip, creating an Application Specific Integrated System (ASIS). An ASIS can be made with a acceptable cost, if it’s possible to integrate other circuits to the chip without area increase. This can be done in the area saved by using fewer implemented instructions. Because the 8051 is a commercial architecture, there is a large amount of software developed for it. This can be considered an advantage because basic softwares like compilers are available, being not necessary to create them. Another advantage refers to the large number of engineers trained to use the 8051. To preserve the already developed applications it’s necessary to mantain software compatibility. Assembler level programming is very boring an error prone task, being desirable to have software compatibility at higher levels through the use of high level languages. To create the necessary SW compatibility, a C compiler developed for 8051 was optimized. The chose for C language refers to its large utilization. The optimized C compiler tries to use a reduced instruction set, formed with the most important instructions for each application, in order ro save area. When an instruction needs to be used in an application, and it’s not present in the instruction set, the compiler tries to replace it with other instructions. The compiler will not use instructions not present in the original 8051 instruction set. So, new instrucions will be not created. To create an instruction set formed with the most important instructions for each application, a static analysis is made on a precompiled assembler source. An assembler source generated with a reduced instruction set (RISC) will probably have more instructions than the same assembler generated with a full instruction set (CISC). This can be explained because of the replacements instruction. If one instruction is replaced by other two, and these are from the original instruction set, probably the time needed to execute them would be higher. In order to deal with this problem, an instruction pipeline was implemented to the 8051. This work presents Standard Cells and FPGA results of Logic Synthesis of the optimized architecture. Also, assembly programs generated by the optimized compiler are presented.

Este trabalho trata de arquiteturas e algoritmos para o desenvolvimento de sistemas computacionais. Tais sistemas são constituídos de um microprocessador (específico ou comercialmente disponível), de seu conjunto de programas e de um HW dedicado que será utilizado para otimização do sistema. O objetivo principal desta tese é demonstrar que, presentemente, a linha divisória entre HW e SW e cada vez mais tênue, e a transição entre um e outro pode ser feita de maneira suave pelo projetista de sistemas, na busca de um ponto ótimo no balanço entre custo e desempenho. Apresenta-se em seqüência o ambiente de CAD, a classificação de rotinas e os métodos de otimização tendo em vista esta classificação para o aumento de desempenho de sistemas computacionais. A seguir são apresentadas técnicas para processadores dedicados de arquitetura Risc, visando a otimização de certos tipos de programas. Os resultados de aceleração são apresentados para um conjunto de exemplos. Tendo em vista o mercado nacional de eletrônica, fortemente baseado em microcontroladores, estudam-se e mostram-se possibilidades de otimização e integração de sistemas baseados em tais processadores, assim como a aplicabilidade das mesmas técnicas para processadores dedicados. A viabilidade técnica desta realização é discutida através de exemplos baseados em aplicações reais. Finalmente, a validação de sistemas computacionais, em especial aqueles trabalhados nesta tese, é discutida. / This work discusses architectures and algorithms for the development of computational systems, which are based on a microprocessor (custom or off-the-shelf), the set of application programs and a dedicated HW, used to increase the performance of the whole system. The goal of this work is to show that, nowadays, the division line between SW and HW is smooth, and the transition from one to the other can be achieved by the system designer using a specific CAD in order to obtain a trade-off between cost and performance. The CAD environment is presented, followed by routine classification and optimization methods based on the former classification to increase the performance of the system. Techniques devoted to systems based on dedicated Risc processors are showed next, to optimize certain type of programs. Positive results are shown for a set of examples. Since the Brazilian electronics market is strongly based on microcontrollers, the study and results of optimization techniques regarding this type of systems are also presented. The same techniques can be applied to dedicated processors as well. Results of this proposal are obtained for a set of real world examples. The last topic of this work regards the validation of computational systems, mainly those presented throughout this work.

Este trabalho propõe a geração de uma arquitetura dedicada a aplicações específicas, baseadas no microcontrolador MCS8051. Por ser utilizado na solução de problemas em indústrias locais, este processador foi escolhido para servir como base em um sistema dedicado. O 8051 dedicado gerado deverá permitir a integração completa do sistema, proporcionando um aumento do valor agregado e, conseqüentemente, a diminuição do custo. Busca-se com a otimização da arquitetura obter um conjunto de instruções reduzido, construído com as instruções mais utilizadas em cada aplicação. O objetivo principal da otimização do conjunto de instruções está relacionado ao fato de que os circuitos decodificadores e geradores de microcódigo da parte de controle ocupam uma área significativa do processador. Uma otimização no sentido de reduzir-se o conjunto de instruções, portanto, resulta numa economia de área, o que vem de encontro com a idéia da integração completa do sistema com o processador. Um processador dedicado a aplicações específicas (ASIP) irá possuir um custo maior do que a sua versão original, devido as otimizações realizadas. Para compensar este custo, uma alternativa a seguir é a integração completa do sistema. Um Sistema Integrado para Aplicações Específicas (SIAE) torna-se desejável, pois aumentando o valor agregado do circuito possibilita-se a redução do custo pela eliminação de conexões da placa, do encapsulamento de outros circuitos, entre outros motivos. Todavia, para que um SIAE possa ser construído com um custo aceitável, é necessário que seja construído em uma área que não exceda muito a área original do processador. Tenta-se fazer isto neste trabalho, através da implementação de aplicações com poucas instruções diferentes. Por ser uma arquitetura comercial, o 8051 possui um grande parque de software desenvolvido e resolvendo problemas. Isto pode ser considerado uma vantagem pois, software básicos como por exemplo, compiladores, já estão desenvolvidos. Outra vantagem é o grande número de engenheiros treinados na sua utilização. Desse modo, torna-se necessária a criação de uma compatibilidade de software, para preservar o que já está desenvolvido. Uma vez que a programação em nível de linguagem montadora tende a constituir-se em uma tarefa cansativa e sujeita a erros, é desejável que se tenha uma compatibilidade em alto nível, ou seja, através de um compilador. Para criar a compatibilidade de SW necessária é realizada a otimização de um compilador C desenvolvido para o 8051. A escolha pela linguagem C deve-se ao fato de sua grande utilização. O compilador C otimizado procura utilizar um conjunto de instruções reduzido para obter a economia de área. Quando uma instrução necessita ser utilizada e não está presente no conjunto de instruções desejado, o compilador tenta substituí-la por outra(s). Um conjunto de instruções é utilizado para cada aplicação, sendo constituído pelas instruções mais utilizadas por esta. Para determinar as instruções mais utilizadas de cada aplicação é realizada uma análise estática sobre um código em linguagem montadora previamente compilado. As instruções implementadas serão sempre parte do conjunto de instruções original do 8051, de modo que novas instruções não serão criadas.Um programa em linguagem montadora gerado com um conjunto de instruções reduzido (RISC) normalmente terá um número maior de instruções do que o seu 10 equivalente com o conjunto de instruções completo (CISC). Isto ocorre porque possivelmente algumas substituições de uma instrução por outras, terão que ser realizadas. Como as instruções que serão utilizadas nas substituições pertencem ao conjunto de instruções original, o programa gerado com o compilador otimizado poderá executar em um tempo maior do que se fosse compilado com o código CISC. Para compensar esse atraso foi implementado um pipeline de instruções para o 8051. Este trabalho apresenta resultados da Síntese Lógica em Standard Cell e FPGA da arquitetura otimizada. Além disso, resultados de programas em linguagem montadora gerados com o compilador otimizado, são também apresentados. / This work discusses a processor for specific applications architecture, based on the MCS8051 microcontroller. This processor is used as a solution for many local industry applications, being the base of dedicated systems. The dedicated 8051 generated should allow complete integration of the system, and with the added value to the chip, reduced costs. The architecture optimization will produce as result a reduced instruction set, made by the often used instructions for each application. The main instruction set optimization goal refers to the instrucions decoders and microcode generators in the control part, because a large area in the processor is needed to implement them. Thus, a reduced instruction set will allow area savings, making possible the complete system integration in a chip. An ASIP architecture will have a higher cost than the original one. An alternative to solve this problem is add value to the chip, creating an Application Specific Integrated System (ASIS). An ASIS can be made with a acceptable cost, if it’s possible to integrate other circuits to the chip without area increase. This can be done in the area saved by using fewer implemented instructions. Because the 8051 is a commercial architecture, there is a large amount of software developed for it. This can be considered an advantage because basic softwares like compilers are available, being not necessary to create them. Another advantage refers to the large number of engineers trained to use the 8051. To preserve the already developed applications it’s necessary to mantain software compatibility. Assembler level programming is very boring an error prone task, being desirable to have software compatibility at higher levels through the use of high level languages. To create the necessary SW compatibility, a C compiler developed for 8051 was optimized. The chose for C language refers to its large utilization. The optimized C compiler tries to use a reduced instruction set, formed with the most important instructions for each application, in order ro save area. When an instruction needs to be used in an application, and it’s not present in the instruction set, the compiler tries to replace it with other instructions. The compiler will not use instructions not present in the original 8051 instruction set. So, new instrucions will be not created. To create an instruction set formed with the most important instructions for each application, a static analysis is made on a precompiled assembler source. An assembler source generated with a reduced instruction set (RISC) will probably have more instructions than the same assembler generated with a full instruction set (CISC). This can be explained because of the replacements instruction. If one instruction is replaced by other two, and these are from the original instruction set, probably the time needed to execute them would be higher. In order to deal with this problem, an instruction pipeline was implemented to the 8051. This work presents Standard Cells and FPGA results of Logic Synthesis of the optimized architecture. Also, assembly programs generated by the optimized compiler are presented.

Este trabalho trata de arquiteturas e algoritmos para o desenvolvimento de sistemas computacionais. Tais sistemas são constituídos de um microprocessador (específico ou comercialmente disponível), de seu conjunto de programas e de um HW dedicado que será utilizado para otimização do sistema. O objetivo principal desta tese é demonstrar que, presentemente, a linha divisória entre HW e SW e cada vez mais tênue, e a transição entre um e outro pode ser feita de maneira suave pelo projetista de sistemas, na busca de um ponto ótimo no balanço entre custo e desempenho. Apresenta-se em seqüência o ambiente de CAD, a classificação de rotinas e os métodos de otimização tendo em vista esta classificação para o aumento de desempenho de sistemas computacionais. A seguir são apresentadas técnicas para processadores dedicados de arquitetura Risc, visando a otimização de certos tipos de programas. Os resultados de aceleração são apresentados para um conjunto de exemplos. Tendo em vista o mercado nacional de eletrônica, fortemente baseado em microcontroladores, estudam-se e mostram-se possibilidades de otimização e integração de sistemas baseados em tais processadores, assim como a aplicabilidade das mesmas técnicas para processadores dedicados. A viabilidade técnica desta realização é discutida através de exemplos baseados em aplicações reais. Finalmente, a validação de sistemas computacionais, em especial aqueles trabalhados nesta tese, é discutida. / This work discusses architectures and algorithms for the development of computational systems, which are based on a microprocessor (custom or off-the-shelf), the set of application programs and a dedicated HW, used to increase the performance of the whole system. The goal of this work is to show that, nowadays, the division line between SW and HW is smooth, and the transition from one to the other can be achieved by the system designer using a specific CAD in order to obtain a trade-off between cost and performance. The CAD environment is presented, followed by routine classification and optimization methods based on the former classification to increase the performance of the system. Techniques devoted to systems based on dedicated Risc processors are showed next, to optimize certain type of programs. Positive results are shown for a set of examples. Since the Brazilian electronics market is strongly based on microcontrollers, the study and results of optimization techniques regarding this type of systems are also presented. The same techniques can be applied to dedicated processors as well. Results of this proposal are obtained for a set of real world examples. The last topic of this work regards the validation of computational systems, mainly those presented throughout this work.

No description available.

Made available in DSpace on 2014-06-11T19:22:31Z (GMT). No. of bitstreams: 0 Previous issue date: 2008-05-30Bitstream added on 2014-06-13T20:47:51Z : No. of bitstreams: 1 freitas_rlb_me_ilha.pdf: 2701208 bytes, checksum: 5ab311e644d8a3837fea549fd3136b7e (MD5) / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / Neste trabalho, descreve-se um sistema eletrônico informatizado implementado com o objetivo de medir a distribuição do peso corporal na região plantar de pacientes, visando relacioná-la diretamente à tipologia e deformidades dos pés e associando-a, indiretamente, a eventuais deformidades dos membros inferiores, coluna vertebral, algias músculoesqueléticas e instabilidades da postura humana. O sistema é constituído por células de carga com extensômetros, montadas em uma base metálica, circuito de condicionamento de sinais, circuito de interfaceamento e um display de cristal líquido. Foi construída uma plataforma piloto com 4 células de carga, mas o projeto do sistema prevê a construção de duas plataformas com 45 células de cargas, cada uma. As células de carga apresentaram resposta linear, precisão superior a 2%, resolução inferior a 0,5 N e histerese desprezível. São apresentados os resultados de medições, efetuadas com o sistema, para medir a distribuição de forças nas quatro células de carga, quando se aplicou sobre elas um peso conhecido. As informações foram apresentadas em um display de cristal líquido e posteriormente serão apresentadas na tela de um computador, por meio de um programa desenvolvido em Delphi, facilitando a visualização para especialistas da área, principalmente médicos, fisioterapeutas e terapeutas ocupacionais. Com o equipamento proposto será possível investigar, clinicamente, patologias estudadas pela Podologia, Posturologia e Podoposturologia, viabilizando, com as informações captadas pelo sistema, metodologias mais adequadas de tratamentos. / In this work we describe an electrical system implemented with the purpose of measuring the distribution of body weight in plantar region of patients, aiming to relate it directly to the typology and deformities of the feet and involving it, indirectly, to any deformities of the lower limbs, skeletal spine, muscle-skeletal pains and human posture instability. The system consists of load cells with strain gages within a metal base, signal conditioning circuit, interfacing circuit, and a liquid crystal display. A prototype platform with 4 load cells was built, but the system will have two platforms with 45 loads of cells, each one. The load cells presented linear response, precision better than 2%, resolution less than 0.5 N, and low hysteresis. We show the results of the force distribution when a know weight is applied over the four load cells. The informations have been presented in a liquid crystal display, but later they will be presented in the screen of a computer, facilitating the visualization for specialists, mainly doctors, physiotherapists and occupational therapists. With the proposed equipment it will be possible to investigate, clinically, pathologies studied by Podology, Posturology and Podoposturology making feasible, with the information obtained with the system, more appropriate methodologies of treatment.

Submitted by FRANCISCO SÉRGIO DOS SANTOS null (fsergio.santos@gmail.com) on 2017-06-23T13:10:13Z No. of bitstreams: 1 TESE_FRANCISCO_SERGIO_DOS_SANTOS.pdf: 6603447 bytes, checksum: a50e5f7ef38c8d0f9877a04d8d72b92e (MD5) / Approved for entry into archive by Luiz Galeffi (luizgaleffi@gmail.com) on 2017-06-23T17:33:38Z (GMT) No. of bitstreams: 1 santos_fs_dr_bot.pdf: 6603447 bytes, checksum: a50e5f7ef38c8d0f9877a04d8d72b92e (MD5) / Made available in DSpace on 2017-06-23T17:33:38Z (GMT). No. of bitstreams: 1 santos_fs_dr_bot.pdf: 6603447 bytes, checksum: a50e5f7ef38c8d0f9877a04d8d72b92e (MD5) Previous issue date: 2017-05-19 / Rede de computadores são elementos fundamentais no processo de comunicação. Esses componentes exigem o acompanhamento constante de suas tarefas e são administrados por sistemas de informações que coletam os dados diariamente, para orientar os analistas de suporte na correção das falhas na infraestrutura e a ferramenta utilizada na gestão de recursos de rede de computadores é o protocolo SNMP. As infraestruturas de geração de energia elétrica também são elementos complexos e necessitam de acompanhamento. São utilizados sistemas de informação que disponibilizam dados para os usuários e responsáveis técnicos para avaliarem o funcionamento e corrigir as possíveis falhas. As redes de computadores e os sistemas de geração distribuídas estão convergindo para o ambiente do usuário, e as ferramentas de gestão são importantes são mecanismos na gestão da produção e consumo de energia elétrica. Assim, este trabalho tem como objetivo desenvolver um sistema de monitoramento on line para sistema de microgeração fotovoltaica utilizando o protocolo de rede de computadores Single Network Management Protocol (SNMP) para realizar a interface de comunicação com as variáveis de medições elétricas e meteorológicas. O desenvolvimento do projeto compõe dois componentes: hardware e software. O software é composto de dois módulos um para ser utilizado na Web, aplicações Desktop para uso em computadores que suportem sistemas operacionais como o Windows, Linux ou Mac e em dispositivos móveis. As funcionalidades programadas são cadastros das informações para o funcionamento do sistema, relatórios e gráficos que disponibilizam as informações ordenadas em vários níveis, diariamente, semanalmente, anualmente. Nos componentes de hardware foram utilizados cinco microcontroladores Atmel AVR, (Arduino) todos ligados à sensores e programados para a leitura de geração e consumo de energia elétrica e variáveis ambientais, como velocidade do vento, radiância solar, temperatura e níveis de chuva no período, e controle do sistema de bombeamento com duas motos bombas. Todos os experimentos foram realizados na central de microgeração distribuída fotovoltaica (MGD-PV) do Sítio Modelo da fazenda Lageado e no Laboratório de Energias Renováveis do Departamento de Engenharia Rural, nas Faculdades de Ciências Agronômicas da UNESP, campus de Botucatu. O laboratório de Energias Renováveis é o Servidor do sistema e as distâncias são muito variáveis entre todos os microcontroladores, de 32 metros a 260 metros e para realizar o processo de coleta dos dados nos diversos pontos e suprir essa distância foi necessário a construção e configuração de uma infraestrutura de comunicação baseada nas tecnologias ZigBee, para conectar os cincos microcontroladores. Os dados são coletados em intervalos regulares de cinco minutos, às variáveis ambientais são acompanhadas vinte e quatro horas por dia e às variáveis de geração de energia elétrica entre sete da manhã e dezessete horas da tarde. Os dados foram coletados entre setembro de 2016 e fevereiro de 2017. Os componentes de hardware e de software apresentaram rendimentos satisfatórios no processamento das informações através da interface criada pelo protocolo SNMP na comunicação e nas transmissões dos dados gerados pelos sensores, na configuração e mapeamento os objetos para construção da MIB para serem utilizados nas medições elétricas e variáveis ambientais. / Computer networks are fundamental elements in the communication process. Such components demand constant supervision of their tasks and are managed by information systems, which daily collect data to guide support analysts when correcting glitches in the infrastructure. Protocol SNMP is the tool used for managing resources of the computer network. The infrastructures of electric energy generation are also complex elements and require monitoring. Information systems are utilized, which provide data to users and technical professionals, so they can evaluate functioning and correct possible errors. Computer networks and systems of distributed generation are converging towards the user’s environment, so, management tools are important mechanisms in the control of production and consumption of electric energy. Thus, this work aims at developing an online monitoring system for photovoltaic microgeneration using the Single Network Management Protocol (SNMP) to perform the communication interface with the variables of electrical and metereological measurements. The project development is composed of two elements: hardware and software. The software consists of two modules: one to be used on the Web, Desktop apps for use in computers that can carry operational systems such as Windows, Linux or Mac and one to be used in mobile devices. Programmed functionalities include information register for the functioning of the system; reports and graphs that show information ordained in several levels, daily, weekly and annually. As to hardware, we used five microcontrolers Atmel AVR, (Arduino) connected to sensors and programmed for reading the production and consumption of electric energy as well as environmental variables, such as wind speed, solar radiance, temperature and rain levels during the period and control of the pumping system with two motor pumps. All experiments were carried out at the Distributed Photovoltaic Microgeneration Central (MGD-PV) on a Model Farm and at the Renewable Energies Laboratory of the Agronomy College at UNESP, in Botucatu. The Renewable Energies Laboratory is the server of the system and the distances among all microcontrolers vary from 32 to 260 meters. Therefore, in order to collect data from several locations and neutralize such distance, we needed to build and configure a communication infrastructure based on ZigBee technologies to connect the five microcontrolers. Data are collected during five-minute intervals; environmental variables are followed twenty four hours a day and the variables of electric energy production between 7am and 5pm. Data were collected between September 2016 and February 2017. Hardware and software components showed satisfactory performance at processing information through the interface created by the SNMP protocol regarding communication and transmission of the data generated by sensors as well as on the configuration and mapping objects for the construction of the MIB to be used in electrical measurements and environmental variables.