A diminuição agressiva dos transistores, a qual levou a reduções na tensão de operação, vem proporcionando enormes benefícios em termos de poder computacional, mantendo o consumo de energia em um nível aceitável. No entanto, à medida que o tamanho dos recursos e a tensão diminuem, a susceptibilidade a falhas tende a aumentar e a importância das avaliações com falhas cresce. Os processadores superescalares, que hoje dominam o mercado, são um exemplo significativo de sistemas que se beneficiam destas melhorias tecnológicas e são mais suscetíveis a erros. Juntamente com isso, existem vários métodos para injeção de falhas, que é um meio eficiente para avaliar a resiliência desses processadores. No entanto, os métodos tradicionais de injeção de falhas, como a técnica baseada em hardware, impõem que o processador seja implementado fisicamente antes que os testes possam ser conduzidos, sem fornecer níveis razoáveis de controlabilidade. Por outro lado, as técnicas baseadas em simuladores implementados em software oferecem altos níveis de controlabilidade. No entanto, enquanto os simuladores em SW de alto nível (que são rápidos) podem levar a uma avaliação incompleta, ou mesmo equivocada, da resiliência do sistema, uma vez que não modelam os componentes internos do hardware (como os registradores do pipeline), simuladores em SW de baixo nível são extremamente lentos e dificilmente estão disponíveis em RTL (Register-Transfer Level). Considerando este cenário, propomos uma plataforma que preenche a lacuna entre as abordagens em HW e SW para avaliar falhas em processadores superescalares: é rápida, tem alta controlabilidade, disponível em software, flexível e, o mais importante, modela o processador em RTL. A ferramenta foi implementada sobre a plataforma usada para gerar o processador superescalar The Berkeley Out-of-Order Machine (BOOM), que é um processador altamente escalável e parametrizável. Esta propriedade nos permitiu experimentar três arquiteturas diferentes do processador: single-, dual- e quad-issue, e, ao analisar como a resiliência a falhas é influenciada pela complexidade de diferentes processadores, usamos os processadores para validar nossa ferramenta.

Ao se projetar um novo processador, o desempenho não é mais o único objetivo de otimização. Reduzir o consumo de energia também é essencial, pois, enquanto a maior parte dos dispositivos embarcados depende fortemente de bateria, os processadores de propósito geral (GPPs) são restringidos pelos limites da energia térmica de projeto (TDP – thermal design power). Além disso, devido à evolução da tecnologia, a taxa de falhas transientes tem aumentado nos processadores modernos, o que afeta a confiabilidade de sistemas tanto no espaço quanto no nível do mar. Adicionalmente, a maioria dos processadores homogêneos e heterogêneos tem um design fixo, o que limita a adaptação em tempo de execução. Nesse cenário, nós propomos dois designs de processadores que são capazes de realizar o trade-off entre esses eixos de acordo com a aplicação alvo e os requisitos do sistema. Ambos designs baseiam-se em um mecanismo de duplicação de instruções com rollback que detecta e corrige falhas, um módulo de power gating para reduzir o consumo de energia das unidades funcionais. O primeiro é chamado de processador adaptativo e usa thresholds, definidos em tempo de projeto, para adaptar a execução da aplicação Adicionalmente, ele controla o ILP da aplicação para criar mais oportunidade de duplicação e de power gating. O segundo design é chamado processador polimórfico e ele avalia (em tempo de execução) a melhor configuração de hardware a ser usada para cada aplicação. Ele também explora o hardware disponível para maximizar o número de aplicações que são executadas em paralelo. Para a versão adaptativa usando uma configuração orientada a otimização de energia, é possível, em média, economizar 37,2% de energia com um overhead de apenas 8,2% em performance, mantendo baixos níveis de defeito, quando comparado a um design tolerante a falhas. Para a versão polimórfica, os resultados mostram que a reconfiguração dinâmica do processador é capaz de adaptar eficientemente o hardware ao comportamento da aplicação, de acordo com os requisitos especificados pelo designer, chegando a 94.88% do resultado de um processador oráculo quando o trade-off entre os três eixos é considerado. Por outro lado, a melhor configuração estática apenas atinge 28.24% do resultado do oráculo. / Performance is no longer the only optimization goal when designing a new processor. Reducing energy consumption is also mandatory: while most of the embedded devices are heavily dependent on battery power, General-Purpose Processors (GPPs) are being pulled back by the limits of Thermal Design Power (TDP). Moreover, due to technology scaling, soft error rate (i.e., transient faults) has been increasing in modern processors, which affects the reliability of both space and ground-level systems. In addition, most traditional homogeneous and heterogeneous processors have a fixed design, which limits its runtime adaptability. Therefore, they are not able to cope with the changing application behavior when one considers the axes of fault tolerance, performance, and energy consumption altogether. In this context, we propose two processor designs that are able to trade-off these three axes according to the application at hand and system requirements. Both designs rely on an instruction duplication with rollback mechanism that can detect and correct errors and a power gating module to reduce the energy consumption of the functional units The former design, called adaptive processor, uses thresholds defined at design time to allow runtime adaptation of the application’s execution and controls the application’s Instruction-Level Parallelism (ILP) to create more slots for duplication or power gating. The latter design (polymorphic processor) takes the former one step further by dynamically reconfiguring the hardware and evaluating different processor configurations for each application, and it also exploits the available pipelanes to maximize the number of applications that are executed concurrently. For the adaptive processor using an energy-oriented configuration, it is possible, on average, to reduce energy consumption by 37.2% with an overhead of only 8.2% in performance, while maintaining low levels of failure rate, when compared to a fault-tolerant design. For the polymorphic processor, results show that the dynamic reconfiguration of the processor is able to efficiently match the hardware to the behavior of the application, according to the requirements of the designer, achieving 94.88% of the result of an oracle processor when the trade-off between the three axes is considered. On the other hand, the best static configuration only achieves 28.24% of the oracle’s result.

Heterogeneous processors intended for mobile devices are composed of a number of different CPU cores that enable the processor to optimize performance under strict power limits that vary over time. Design space exploration techniques can be used to discover a candidate set of potential cores that could be implemented on a heterogeneous processor. However, candidate sets contain far more cores than can feasibly be implemented. Heterogeneous processor composition therefore requires solutions to the selection problem and the evaluation problem. Cores must be selected from the candidate set, and these cores must be shown to be quantitatively superior to alternative selections. The qualitative criterion for a selection of cores is diversity. A diverse set of heterogeneous cores allows a processor to execute tasks with varying dynamic behaviors at a range of power and performance levels that are appropriate for conditions during runtime. This thesis presents a detailed description of the selection and evaluation problems, and establishes a theoretical framework for reasoning about the runtime behavior of power-limited, heterogeneous processors. The evaluation problem is specifically concerned with evaluating the collective attributes of selections of cores rather than evaluating the features of individual cores. A suite of metrics is defined to address the evaluation problem. The metrics quantify considerations that could otherwise only be evaluated subjectively. The selection problem is addressed with an iterative, diversity-preserving algorithm that emphasizes the flexibility available to programs at runtime. The algorithm includes facilities for guiding the selection process with information from an expert, when available. Three variations on the selection algorithm are defined. A thorough analysis of the proposed selection algorithm is presented using data from a large-scale simulation involving 33 benchmarks and 3000 core types. The three variations of the algorithm are compared to each other and to current, state-of-the-art selection techniques. The analysis serves as both an evaluation of the proposed algorithm as well as a case study of the metrics.

Mesmo com o crescente esforço para a detecção e tratamento de instruções redundantes, as dependências verdadeiras ainda causam um grande atraso na execução dos programas. Mecanismos que utilizam técnicas de reuso e previsão de valores têm sido constantemente estudados como alternativa para estes problemas. Dentro desse contexto destaca-se a arquitetura RST (Reuse through Speculation on Traces), aliando essas duas técnicas e atingindo um aumento significativo no desempenho de microprocessadores superescalares. A arquitetura RST original, no entanto, não considera instruções de acesso à memória como candidatas ao reuso. Desse modo, esse trabalho introduz um novo mecanismo de reuso e previsão de valores chamado RSTm (Reuse through Speculation on Traces with Memory), que estende as funcionalidades do mecanismo original, com a adição de instruções de acesso à memória ao domínio de reuso da arquitetura. Dentre as soluções analisadas, optou-se pela utilização de uma tabela dedicada (Memo_Table_L) para o armazenamento das instruções de carga/escrita. Esta solução garante boa economia de hardware, não limita o número de instruções de acesso à memória por traço e, também, armazena tanto o endereço como seu respectivo valor. Os experimentos, realizados com benchmarks do SPEC2000 integer e floating-point, mostram um crescimento de 2,97% (média harmônica) no desempenho do RSTm sobre o mecanismo original e de17,42% sobre a arquitetura base. O ganho é resultado de uma combinação de diversos fatores: traços maiores (em média, 7,75 instruções por traço; o RST original apresenta 3,17 em média), embora com taxa de reuso de aproximadamente 10,88% (inferior ao RST, que apresenta taxa de 15,23%); entretanto, a latência das instruções presentes nos traços do RSTm é maior e compensa a taxa de reuso inferior. / Even with the growing efforts to detect and handle redundant instructions, the true dependencies are still one of the bottlenecks of the computations. Value reuse and value prediction techniques have been studied in order to become an alternative to these issues. Following this approach, RST (Reuse through Speculation on Traces) combines both reuse mechanisms and has achieved some good performance improvements for superscalar processors. However, the original RST mechanism does not consider load/store instructions as reuse candidates. Because of this, our work presents a new value reuse and value prediction technique named RSTm (Reuse through Speculation on Traces with Memory), that extends RST and adds memory-access instructions to the reuse domain of the architecture. Among all studied solutions, we chose the approach of using a dedicated table (Memo_Table_L) to take care of the load/store instructions. This solution guarantees low hardware overhead, does not limit the number of memory-access instructions that could be stored for each trace and stores both the address and its value. From our experiments, performed with SPEC2000 integer and floating-point benchmarks, RSTm can achieve average performance improvements (harmonic means) of 2,97% over the original RST and 17,42% over the baseline architecture. These performance improvements are due to several reasons: bigger traces (in average, 7,75 per trace; the original RST has 3,17 in average), with a reuse rate of around 10,88% (less than RST, that presents reuse rate of 15,23%) because the latency of the instructions in the RSTm traces is bigger and compensates the smaller reuse rate.

Em relação a sistemas multiprocessados integrados em uma única pastilha (MPSoC), tanto a alocação dinâmica quanto a migração de tarefas são áreas de pesquisa recentes e abertas. Este artigo propõe uma organização de memória híbrida para sistemas com comunicação baseados em redes-em-chip, como maneira de minimizar a energia gasta durante a transferência de código decorrente de uma alocação ou migração de tarefa. É também introduzido um novo mecanismo de migração de tarefas, que, por sua vez, pode utilizar check-pointing ou outra técnica mais transparente. O aumento do uso de sistemas multiprocessados na computação embarcada torna importante a avaliação de diferentes organizações de memória. Enquanto memórias distribuídas proporcionam acessos mais rápidos, memórias compartilhadas tornam possível o compartilhamento de dados sem a interferência dos processadores. Nos experimentos realizados, foi focada a redução da energia gasta na comunicação em um contexto onde uma migração de tarefas ou uma alocação dinâmica fosse necessária. Os resultados indicam que, considerando a migração do código, a solução proposta apresenta melhor eficiência do que soluções unicamente distribuídas ou compartilhadas. Foi também verificado que, em alguns casos, a estratégia híbrida reduz os tempos de migração. Na solução apresentada, o código pode ser transferido do nó onde a tarefa era originalmente executada ou de uma memória posicionada no centro da rede. A escolha entre as duas opções é feita em tempo de execução de uma maneira intuitiva, sendo a escolha baseada na distância entre os nós envolvidos na transferência. Os resultados indicam que a organização proposta reduz a energia de transferência de código em 24% e 10% em média, se comparada, respectivamente, a soluções utilizando somente memória global ou distribuída. O modelo de migração de tarefas proposto é baseado na linguagem Java e na comunicação por troca de mensagens. Todo seu desenvolvimento se deu em software, não requerendo nenhuma modificação no sistema. O custo energético da migração foi então avaliado. Entende-se por custo energético a energia gasta nos processadores para envio e recebimento das mensagens e na estrutura de comunicação, uma rede-em-chip. Trabalhos já existentes não consideram o custo de migração, comparando apenas o arranjo inicial e final das tarefas no sistema. Este trabalho, entretanto, avalia todo o processo de migração. Através de experimentos, é estimado o tempo mínimo de execução da plataforma, como função do tamanho da tarefa e da distância entre os nós da rede, necessário para amortizar a energia gasta no processo de migração, considerando que os processadores utilizam a técnica de DVS para reduzir o consumo de acordo com suas cargas de processamento. / Regarding embedded Multi-processor Systems-on-Chip (MPSoCs), dynamic task allocation and task migration are still open research areas. This work proposes a hybrid memory organization for NoC-based systems as the way to minimize the energy spent during the code transfer when task migration or dynamic task allocation needs to be performed. It is also introduced a new flexible task migration mechanism, which can use check-pointing or a more transparent technique. The increasing use of multi-processor architectures in embedded computing makes it important to evaluate different options for memory organization. While distributed memory allows faster accesses, a global memory makes possible the sharing of data without processor interference. In the experiments, it is targeted the communication energy reduction in a context where task migration or dynamic task allocation is required. Results indicate that the proposed hybrid memory organization presents better efficiency than distributed- or global-only organizations regarding code migration. It is also noticed that, in some cases, the hybrid strategy reduces the task migration times. In the hybrid approach, the code can be transferred from the node where the task was originally running or from a memory positioned at the center of the system. The choice between the two options is done at runtime in a very intuitive way, based on the distance between the nodes involved on the transfer. Results are very encouraging and indicate that the proposed hybrid organization reduces the code transfer energy by 24% and 10% on average, as compared to global- and distributed-only memory organizations, respectively. The proposed migration model is based on the Java language and on message passing communication method. It is mainly software-based, and does not require any system modification. The energy cost of the migration process is then evaluated, i.e., the energy spent on the sending and receiving cores and on the communication structure, a wormhole-based Network-on-Chip (NoC). Previous works have compared system figures before and after task migration, while this study evaluates the whole migration process. Finally, it is derived the minimum execution time of the embedded system, as a function of the task size and of the distance between the cores on the NoC, that is required to amortize the energy spent on the migration process, considering that processors use Dynamic Voltage Scaling to reduce power consumption according to their current workloads.

No atual contexto de inovações em multi-core, em que as novas tecnologias de integração estão fornecendo um número crescente de transistores por chip, o estudo de técnicas de aumento de vazão de dados é de suma importância para os atuais e futuros processadores multi-core e many-core. Com a contínua demanda por desempenho computacional, as memórias cache vêm sendo largamente adotadas nos diversos tipos de projetos arquiteturais de computadores. Os atuais processadores disponíveis no mercado apontam na direção do uso de memórias cache L2 compartilhadas. No entanto, ainda não está claro quais os ganhos e custos inerentes desses modelos de compartilhamento da memória cache. Assim, nota-se a importância de estudos que abordem os diversos aspectos do compartilhamento de memória cache em processadores com múltiplos núcleos. Portanto, essa dissertação visa avaliar diferentes compartilhamentos de memória cache, modelando e aplicando cargas de trabalho sobre as diferentes organizações, a fim de obter resultados significativos sobre o desempenho e a influência do compartilhamento da memória cache em processadores multi-core. Para isso, foram avaliados diversos compartilhamentos de memória cache, utilizando técnicas tradicionais de aumento de desempenho, como aumento da associatividade, maior tamanho de linha, maior tamanho de memória cache e também aumento no número de níveis de memória cache, investigando a correlação entre essas arquiteturas de memória cache e os diversos tipos de aplicações da carga de trabalho. Os resultados mostram a importância da integração entre os projetos de arquitetura de memória cache e o projeto físico da memória, a fim de obter o melhor equilíbrio entre tempo de acesso à memória cache e redução de faltas de dados. Nota-se nos resultados, dentro do espaço de projeto avaliado, que devido às limitações físicas e de desempenho, as organizações 1Core/L2 e 2Cores/L2, com tamanho total igual a 32 MB (bancos de 2 MB compartilhados), tamanho de linha igual a 128 bytes, representam uma boa escolha de implementação física em sistemas de propósito geral, obtendo um bom desempenho em todas aplicações avaliadas sem grandes sobrecustos de ocupação de área e consumo de energia. Além disso, como conclusão desta dissertação, mostra-se que, para as atuais e futuras tecnologias de integração, as tradicionais técnicas de ganho de desempenho obtidas com modificações na memória cache, como aumento do tamanho das memórias, incremento da associatividade, maiores tamanhos da linha, etc. não devem apresentar ganhos reais de desempenho caso o acréscimo de latência gerado por essas técnicas não seja reduzido, a fim de equilibrar entre a redução na taxa de faltas de dados e o tempo de acesso aos dados. / In the current context of innovations in multi-core processors, where the new integration technologies are providing an increasing number of transistors inside chip, the study of techniques for increasing data throughput has great importance for the current and future multi-core and many-core processors. With the continuous demand for performance, the cache memories have been widely adopted in various types of architectural designs of computers. Nowadays, processors on the market point out for the use of shared L2 cache memory. However, it is not clear the gains and costs of these shared cache memory models. Thus, studies that address different aspects of shared cache memory have great importance in context of multi-core processors. Therefore, this dissertation aims to evaluate different shared cache memory, modeling and applying workloads on different organizations in order to obtain significant results from the performance and the influence of the shared cache memory multi-core processors. Thus, several types of shared cache memory were evaluated using traditional techniques to increase performance, such as increasing the associativity, larger line size, larger cache memory and also the increase on the cache memory hierarchy, investigating the correlation between the cache memory architecture and the workload applications. The results show the importance of integration between cache memory architecture project and memory physical design in order to obtain the best trade-off between cache memory access time and cache misses. According to the results, within evaluations, due to physical limitations and performance, organizations 1Core/L2 and 2Cores/L2 with total cache size equal to 32MB, using banks of 2 MB, line size equal to 128 bytes, represent a good choice for physical implementation in general purpose systems, obtaining a good performance in all evaluated applications without major extra costs of area occupation and power consumption. Furthermore, as a conclusion in this dissertation is shown that, for current and future integration technologies, traditional techniques for performance gain obtained with changes in the cache memory such as, increase of the memory size, increasing the associativity, larger line sizes etc.. should not lead to real performance gains if the additional latency generated by these techniques was not treated, in order to balance between the reduction of cache miss rate and the data access time.

Resumo: A mecanização das operações tem proporcionado aumento da capacidade operacional nas diversas atividades florestais. A caracterização desse potencial técnico para a produção da madeira ao longo da cadeia produtiva é importante. Todo sistema de colheita florestal seja ele mecanizado ou não, requer uma avaliação de rendimentos para uma análise eficiente das viabilidades técnicas e econômicas. A comparação e o estudo dos rendimentos nos processos de colheita florestal são importantes para a determinação de um sistema rentável, de maior eficiência e minimização dos custos, otimizando a produção e privilegiando a qualidade final do produto através de um sistema cada vez mais mecanizado, automatizado e auto-suficiente. O objetivo deste estudo foi comparar dois modais de sistemas de colheita florestal mecanizada, Harvester e Feller-Buncher + Processador Florestal, de modo a apresentar qual destes possui maior eficiência quanto a produtividade. Conclui-se que trabalhando nas mesmas condições, o conjunto Feller-Buncher + Processador Florestal demonstrou rendimento operacional efetivo superior, sendo desta forma o mais indicado para colheita florestal do eucalipto em primeira rotação / Abstract: The mechanization of the operations has provided increased operational capacity in the various forest activities. The characterization of this technical potential for timber manufacturing throughout the productive chain is of great importance. All forest harvesting systems, mechanized or not, requires a performance assessment for an efficient analysis of the technical and economical viabilities. The comparison and the study of the performance in the forest harvesting processes are extremely important in order to determine a profitable system, with more efficiency and minimizing the costs, optimizing the production and privileging the product final quality through a system even more mechanized, automated and self-sufficient. The aim of this study was to compare two modes of mechanical harvesting systems, Harvester and Feller-Buncher + Processor Forest, to display which of these has greater efficiency for yield. The conclusion is that working under the same conditions, the modal Feller-Buncher + Processor Forest proved superior effective operational performance, therefore, the most indicated for first rotation harvesting of eucalyptus / Orientador: Paulo Torres Fenner / Coorientador: Zacarias Xavier de Barros / Banca: Claudio Angeli Sansígilo / Banca: Flávia Aléssio Marcelino / Mestre

Made available in DSpace on 2014-06-11T19:24:43Z (GMT). No. of bitstreams: 0 Previous issue date: 2010-08-24Bitstream added on 2014-06-13T19:11:19Z : No. of bitstreams: 1 bertin_vas_me_botfca.pdf: 1651764 bytes, checksum: 2034af146a88f8f514f9c86d1c3d50e9 (MD5) / A mecanização das operações tem proporcionado aumento da capacidade operacional nas diversas atividades florestais. A caracterização desse potencial técnico para a produção da madeira ao longo da cadeia produtiva é importante. Todo sistema de colheita florestal seja ele mecanizado ou não, requer uma avaliação de rendimentos para uma análise eficiente das viabilidades técnicas e econômicas. A comparação e o estudo dos rendimentos nos processos de colheita florestal são importantes para a determinação de um sistema rentável, de maior eficiência e minimização dos custos, otimizando a produção e privilegiando a qualidade final do produto através de um sistema cada vez mais mecanizado, automatizado e auto-suficiente. O objetivo deste estudo foi comparar dois modais de sistemas de colheita florestal mecanizada, Harvester e Feller-Buncher + Processador Florestal, de modo a apresentar qual destes possui maior eficiência quanto a produtividade. Conclui-se que trabalhando nas mesmas condições, o conjunto Feller-Buncher + Processador Florestal demonstrou rendimento operacional efetivo superior, sendo desta forma o mais indicado para colheita florestal do eucalipto em primeira rotação / The mechanization of the operations has provided increased operational capacity in the various forest activities. The characterization of this technical potential for timber manufacturing throughout the productive chain is of great importance. All forest harvesting systems, mechanized or not, requires a performance assessment for an efficient analysis of the technical and economical viabilities. The comparison and the study of the performance in the forest harvesting processes are extremely important in order to determine a profitable system, with more efficiency and minimizing the costs, optimizing the production and privileging the product final quality through a system even more mechanized, automated and self-sufficient. The aim of this study was to compare two modes of mechanical harvesting systems, Harvester and Feller-Buncher + Processor Forest, to display which of these has greater efficiency for yield. The conclusion is that working under the same conditions, the modal Feller-Buncher + Processor Forest proved superior effective operational performance, therefore, the most indicated for first rotation harvesting of eucalyptus

Orientador: Paulo Torres Fenner / Banca: Alessandro Antonangelo / Banca: Eliseu de Souza Baena / Resumo: Com a introdução da mecanização florestal no Brasil, intensificou-se a necessidade de conhecer os rendimentos operacionais e os custos de colheita, devido essa operação despender elevado percentual dos custos de produção de florestas comerciais. Os elevados investimentos em máquinas e, conseqüentemente com os dispêndios de reparos e manutenção, combustíveis, entre outros estabelecem um amplo desafio para a redução dos custos. O estudo foi desenvolvido em uma floresta de Eucalyptus grandis, homogênea, equiânea em primeiro corte. Os rendimentos operacionais foram obtidos, através de um estudo de tempos e movimentos, em parcelas experimentais homogêneas, variando-se apenas as máquinas empregadas nas operações de colheita. O Harvester foi comparado com o conjunto Feller-Buncher e Processador Florestal. Para estimar os custos operacionais foi aplicada a metodologia proposta pela American Society of Agricultural Engineers, adaptada as condições deste estudo. A metodologia utilizada para esse estudo mostrou-se apropriada para a estimativa dos custos operacionais e de colheita florestal, proporcionando embasamento científico para a tomada de decisões. A viabilidade econômica da colheita florestal depende do rendimento operacional das máquinas florestais e do gerenciamento dos custos operacionais. Os custos variáveis das máquinas florestais, em média, representaram aproximadamente 80% dos custos operacionais. Os principais componentes dos custos variáveis das máquinas florestais foram os combustíveis e a mão-de-obra. Os custos de colheita florestal foram menores para a colheita com o conjunto Feller-Buncher e Processador Florestal em comparação ao Harvester. / Abstract: With the introduction of forest mechanization in Brazil, there has been an intensified necessity to know about the operational performance and costs of harvests, as this operation expends high percentage of the production costs of commercial forests. The high investments in machinery and consequently with the expenditures of repairs and maintenance, fuels, etc. establish a major challenge for the reduction of costs. This study was developed in a homogeneous, even-aged Eucalyptus grandis forest, in first cutting. The operational performance were obtained through a study of times and movements, in homogeneous experimental parcels, varying only the machines used in the harvesting operations. Harvester was compared with the Feller-Buncher set and Forest Processor. To estimate the operational costs, the methodology proposed by the American Society of Agricultural Engineers, adapted for the conditions of this study, was applied. The methodology used for this study showed to be appropriate to estimate the operational and forest harvest costs, providing scientific foundation for making decisions. The economic viability of the forest harvest depends on the operational performance of the forest machines and the management of the operational costs. The changeable costs of the forest machines, in average, represented approximately 80% of the operational costs. The main components of the changeable costs of the forest machines were the fuels and the man labor. The costs of forest harvest were less for the Feller-Buncher set and Forest Processor in comparison with the Harvester. / Mestre

Made available in DSpace on 2014-06-11T19:30:18Z (GMT). No. of bitstreams: 0 Previous issue date: 2008-06-20Bitstream added on 2014-06-13T20:27:02Z : No. of bitstreams: 1 simoes_d_me_botfca_prot.pdf: 2904498 bytes, checksum: c214e617532035ae5fc6b70d7b32e8c7 (MD5) / Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) / Com a introdução da mecanização florestal no Brasil, intensificou-se a necessidade de conhecer os rendimentos operacionais e os custos de colheita, devido essa operação despender elevado percentual dos custos de produção de florestas comerciais. Os elevados investimentos em máquinas e, conseqüentemente com os dispêndios de reparos e manutenção, combustíveis, entre outros estabelecem um amplo desafio para a redução dos custos. O estudo foi desenvolvido em uma floresta de Eucalyptus grandis, homogênea, equiânea em primeiro corte. Os rendimentos operacionais foram obtidos, através de um estudo de tempos e movimentos, em parcelas experimentais homogêneas, variando-se apenas as máquinas empregadas nas operações de colheita. O Harvester foi comparado com o conjunto Feller-Buncher e Processador Florestal. Para estimar os custos operacionais foi aplicada a metodologia proposta pela American Society of Agricultural Engineers, adaptada as condições deste estudo. A metodologia utilizada para esse estudo mostrou-se apropriada para a estimativa dos custos operacionais e de colheita florestal, proporcionando embasamento científico para a tomada de decisões. A viabilidade econômica da colheita florestal depende do rendimento operacional das máquinas florestais e do gerenciamento dos custos operacionais. Os custos variáveis das máquinas florestais, em média, representaram aproximadamente 80% dos custos operacionais. Os principais componentes dos custos variáveis das máquinas florestais foram os combustíveis e a mão-de-obra. Os custos de colheita florestal foram menores para a colheita com o conjunto Feller-Buncher e Processador Florestal em comparação ao Harvester. / With the introduction of forest mechanization in Brazil, there has been an intensified necessity to know about the operational performance and costs of harvests, as this operation expends high percentage of the production costs of commercial forests. The high investments in machinery and consequently with the expenditures of repairs and maintenance, fuels, etc. establish a major challenge for the reduction of costs. This study was developed in a homogeneous, even-aged Eucalyptus grandis forest, in first cutting. The operational performance were obtained through a study of times and movements, in homogeneous experimental parcels, varying only the machines used in the harvesting operations. Harvester was compared with the Feller-Buncher set and Forest Processor. To estimate the operational costs, the methodology proposed by the American Society of Agricultural Engineers, adapted for the conditions of this study, was applied. The methodology used for this study showed to be appropriate to estimate the operational and forest harvest costs, providing scientific foundation for making decisions. The economic viability of the forest harvest depends on the operational performance of the forest machines and the management of the operational costs. The changeable costs of the forest machines, in average, represented approximately 80% of the operational costs. The main components of the changeable costs of the forest machines were the fuels and the man labor. The costs of forest harvest were less for the Feller-Buncher set and Forest Processor in comparison with the Harvester.