De nos jours, la conception des systèmes sur puce devient de plus en plus complexe, et requiert des densités de mémoire sans cesse grandissantes. Pour ce faire, une forte miniaturisation des nœuds technologiques s’opère. Les mémoires non-volatiles résistives, tels que les RRAM, PC-RAM ou MRAM se présentent comme des alternatives technologiques afin d'assurer à la fois une densité suffisante et des faibles contraintes en surface, en latence, et en consommation à l’échelle nanométrique. Cependant, la variabilité croissante de ces cellules mémoires ainsi que des circuits en périphérie, tels que des circuits de lecture, est un problème majeur à prendre en considération. Cette thèse consiste en une étude détaillée et une aide à la compréhension de la problématique de variabilité appliquée aux circuits de lecture pour mémoires résistives. Elle propose des solutions d’amélioration de la fiabilité de lecture de ces mémoires. Pour ce faire, diverses études ont été réalisées : revue générale des solutions existantes d’amélioration du rendement de lecture, au niveau circuit et système ; développement d’un modèle statistique évaluant la contribution à la marge de lecture de la variabilité de chaque composante du chemin de lecture de la mémoire résistive ; analyse, caractérisation, modélisation et optimisation de l’offset d’un amplificateur de lecture dynamique pour mémoires résistives ; proposition d’architecture d’amplificateur de lecture permettant un rapport signal à offset optimum. / Nowadays, Systems on chip (SoCs) conception is becoming more and more complex and demand an ever-increasing amount of memory capacity. This leads to aggressive bit cell technology scaling. Nonvolatile resistive memories (PC-RAM, RRAM, MRAM) are promising technologic alternatives to ensure both high density, low power consumption, low area and low latencies. However, scaling lead to significant memory cell and/or memory periphery variability. This thesis aims to address variability issues in read circuitries of resistive memories and propose solutions for read yield enhancement of these memories. To this end, several sub-studies were achieved: overall review of the existing solutions for read yield enhancement, at both circuit and system level; development of a statistical model evaluating the contributions to read margin of the variability of each component of the resistive memory sensing path; analysis, characterization modelling and optimization of the offset of one particular dynamic sense amplifier for resistive memories; proposal of a sense amplifier architecture that features an optimum signal to offset ratio.

Alors que les mémoires non-volatiles conventionnelles, telles que les mémoires flash à grille flottante, deviennent de plus en plus complexes à intégrer et souffrent de performances et d’une fiabilité de plus en plus réduite, les mémoires à variation de résistance (RRAM) telles que les OxRAM, CBRAM, MRAM ou PCM sont vues dans la communauté scientifique comme une alternative crédible. Cependant, les architectures de RRAM standard (telles que la 1Transistor-1RRAM) ne sont pas compétitives avec les mémoires flash sur le terrain de la densité. Ainsi, cette thèse se propose d’explorer le potentiel des architectures RRAM sans transistor que sont l’architecture Crosspoint et l’architecture VRRAM.Dans un premier temps, le positionnement des architectures Crosspoint et VRRAM dans la hiérarchie mémoire est étudié. De nouvelles problématiques, telles que les courant de sneakpath, la chute de tension dans les métaux ou la surface des circuits périphériques sont identifiées et modélisées. Dans un second temps, des solutions circuit répondant aux problématiques évoquées précédemment sont proposées. Finalement, cette thèse se propose d’explorer les opportunités ouvertes par l’utilisation de transistors innovants pour améliorer la densité ou les performances des architectures mémoires utilisant des RRAM. / While conventional non-volatiles memories, such as floating gate Flash memories, are becoming more and more difficult and costly to integrate and suffer of reduced performances and reliability, emerging resistive switching memories (RRAM), such as OxRAM, CBRAM, MRAM or PCM, are seen in the scientific community as a good way for tomorrow’s high-density memories. However, standard RRAM architectures (such as 1 Transistor-1 RRAM) are not competitive with flash technology in terms of density. Thereby, this thesis proposes to explore the opportunities opened by transistor-less RRAM architectures: Crosspoint and Vertical RRAM (VRRAM) architectures.First, the positioning of Crosspoint and VRRAM architectures in the memory hierarchy is studied. New constraints such as the sneakpath currents, the voltage drop through the metal lines or the periphery area overhead are identified and modeled. In a second time, circuit solutions answering to previously mentioned effects are proposed. Finally, this thesis proposes to explore new opportunities opened by the use of innovative transistors to improve the density or the performances of RRAM-based memory architectures.

Les mémoires résistives ReRAM (ou memristors) sont destinées à remplacer les mémoires non volatiles Flash. Les ReRAM utilisent le changement de résistance d’une structure MIM (Métal-Isolant-Métal) soumise à un stress en tension. Jusqu’à présent, l’attention était focalisée sur les mécanismes qui régissent la commutation de résistance dans les dispositifs ReRAM. Moins d’attention a été accordée à la variation de capacitance, c'est-à-dire à la variation de capacité des structures MIM lorsque ces dernières sont soumises à un stress en tension. C’est sur ce dernier point que notre travail porte. Nous étudions la variation d’impédance (conductance et capacitance dans le domaine RF) dans des structures MIM à base de HfO2. Au-delà d’une tension seuil (Set) une diminution de la capacitance est observée, conjointement à une augmentation de conductance. Des cycles mémoires capacité-tension (C-V) et conductance-tension (G-V) sont obtenus de manière reproductible. Des caractérisations en fréquence (C-f et G-f), sous différentes polarisations continues, sont effectuées pour mieux comprendre les mécanismes de commutation de l’impédance. La diminution de capacitance dans l’état conducteur (ON) est attribuée au caractère inductif des filaments conducteurs formés pendant l’étape de Set. Les mécanismes de transport conduisant à l’apparition de ce caractère inductif sont discutés. Nous montrons également l’influence du procédé de dépôt (ALD) de HfO2 sur les caractéristiques C-V et G-V, ainsi que les modifications apportées par l’emploi d’une structure bicouche. Ce travail ouvre la voie à la réalisation de dispositifs à mémoire de capacitance (mem-capacitors), et plus généralement de composants à mémoire d’impédance (ZRAM). Le potentiel de ces dispositifs pour réaliser un filtre reconfigurable (programmable en tension) est démontré d’une manière pratique. / Resistive random access memories (ReRAM) hold great potential for replacing Flash memories. A ReRAM memory (or MEMRISTOR) uses a resistive switching phenomenon found in Metal-Insulator-Metal (MIM) structures under a voltage stress. Most researches were focused on the mechanisms governing the resistance switching in ReRAM devices and less attention has been paid to capacitance variation of MIM structures under a voltage stress. Our work is focused on that latter phenomenon. We study impedance variation (conductance and capacitance in the RF domain) in HfO2-based MIM structures. Above a threshold voltage (Set), concurrently to conductance increase, a decrease in the capacitance value is observed. Reproducible capacitance-voltage (C-V) and conductance-voltage (G-V) memory cycles are obtained. Frequency dependent characterizations (C-f and G-f), under different DC bias voltages, are performed with the aim of understanding the mechanisms of impedance switching. The capacitance decrease observed in the conducting (ON) state is attributed to the inductance of the filament created during the Set stage. Transport phenomena responsible for the filament inductive behavior are discussed. Impact of HfO2 deposition process (ALD), as well as the use of bi-layer structures, on C-V and G-V characteristics are shown. This work paves the way for the realization of new capacitance memory devices (mem-capacitors) and most generally for impedance memories (ZRAM). Potential of these devices to design reconfigurable filters (controlled by voltage bias) is demonstrated in a practical way.

Depuis l’apparition du circuit intégré, la performance des dispositifs semi-conducteurs est reliée à leur miniaturisation via le développement de procédés spécifiques tels que la lithographie. Néanmoins, la réduction des dimensions des dispositifs aux échelles nanométriques rend les étapes de patterning de plus en plus complexes et coûteuses (EUV, gestion de plusieurs passes de masque par couche et erreur de placement du/des masque(s) …) et pousse les fabricants de puces à se tourner vers des méthodes alternatives. Dans le but de réduire les coûts de fabrication des circuits intégrés, une approche bottom-up reposant sur l’utilisation de procédés de dépôts sélectifs est désormais envisagée, au détriment des approches conventionnelles top-down basées sur les procédés de lithographie. La solution de dépôt par couche atomique (ALD) est une technique appropriée pour le développement d’un procédé sélectif en raison de sa très grande sensibilité à la chimie de surface. Ce procédé est appelé dépôt sélectif de zone (ASD pour Area Selective Deposition). Il est basé sur un traitement spécifique d'activation ou de désactivation des réactions chimiques de surface avec le précurseur et/ou le réactif en mode ALD. Ces modifications de réactivité peuvent être obtenues en utilisant une couche de germination (activation) ou des groupes organiques tels que des monocouches auto-assemblées (SAM) (désactivation). Une autre voie est de tirer parti du retard inhérent à la croissance (ou temps d’incubation) sur différents substrats. Dans cette thèse, nous avons développé un nouveau procédé ASD d’oxyde métallique en combinant un dépôt de couche atomique et une étape de gravure qui permet de bloquer la croissance sur substrat à base de silicium (Si, SiO2 et SiN) versus un substrat métallique (TiN). L'étape de gravure est réalisée par addition de NF3 dans un plasma d'oxygène tous les n cycles du procédé PEALD. Nous avons utilisé ce procédé pour le dépôt de deux oxydes actuellement à l'étude pour les applications de mémoires résistives non-volatiles : Ta2O5 et TiO2. Le but des dépôts sélectifs pour l'application mémoire est de réaliser des points mémoires localisés métal/isolant/métal en intégration 3D verticale dite VRRAM. / At advanced nodes, lithography starts to dominate the wafer cost (EUV, managing multiple mask passes per layer and pattern placement error….). Therefore, complementary techniques are needed to continue extreme scaling and extend Moore’s law. Selective deposition and etching is one of them because they can be used to increase and enhance patterning capabilities at very low cost. From all the different deposition processes, Atomic Layer Deposition (ALD) is maybe the most suitable technique to develop a selective process due to its very good coverage property and its high surface sensitivity. This process is called Area Selective Deposition and is a selective deposition process for bottom-up construction It is usually based on a specific surface activation or deactivation treatment in order to activate or limit / inhibit chemical reactions with the ALD precursor / reactant. This surface modifications are usually obtained by using seed layer (activation) or organic groups such as Self-Assembled Monolayers (SAM) (deactivation). Another pathway for selective area deposition with ALD is to take advantage of the inherent substrate-dependent growth initiation: this is inherent selectivity based on difference of nucleation delay. In this thesis, we have proposed a new ASD process of thin oxide by combining atomic layer deposition and etching step (super-cycle) for a 3D Vertical RAM integration. This allows the selective growth of a thin oxide on a metal substrate without deposition on an insulator and/or a semi-conductor substrate(s). The etching step is achieved by NF3 addition in an oxygen plasma every n cycles of the PEALD process allowing (1) to etch the oxide layer on Si and/or SiO2 surface while keeping few nanometers of oxide on TiN substrate and (2) to passivate this two surfaces and to add a new incubation time on Si or SiO2 substrates. We used this process for the deposition of two oxides that are currently under study for non-volatile resistive memories applications: Ta2O5 and TiO2. The intention for memory application is to realize a crosspoint memory in Back-End level from a pattern area or a trench area without the photolithography step.

Ce travail de thèse porte sur l'étude et la réalisation de micro-capteurs d'accélération à détection thermique. Ils sont basés sur la modification des échanges thermiques par convection naturelle dans un fluide chauffé localement lorsque le dispositif est soumis à une accélération. L'utilisation d'un fluide comme masse sismique est en rupture avec les concepts d'accéléromètres dits traditionnels. Cet avantage a pour conséquence directe leur tenue aux fortes accélérations. Un des objectifs de ce travail consiste à développer et à caractériser des accéléromètres à grande étendue de mesures (> 10 000 g). D'autre part, des études fondamentales menées en parallèle nous ont permis de mieux comprendre les phénomènes thermiques intervenant dans la cavité ainsi que d'en déduire l'effet des paramètres thermo-physiques du fluide, des conditions expérimentales et des dimensions géométriques du capteur sur la sensibilité et la bande passante. Par ailleurs, l'étude de nouveaux concepts de détection thermique basés sur l'utilisation de matériaux pyroélectriques a été entreprise pour aboutir à une amélioration de la sensibilité comme de la bande passante. Après la maîtrise des dépôts en couches minces, ce nouveau mode de détection a été mis en oeuvre et le principe validé.

Le futur collisionneur électron-positon ILC est un projet d'envergure internationale. Il doit poursuivre le programme scientifique actuellement en cours auprès du Large Hadron Collider (LHC) lorsque celui-ci aura atteint les limites de sa sensibilité. Cet ambitieux projet d'accélérateur nécessitera également la mise en place de nouveaux concepts du point de vue de la détection. Afin d'optimiser la reconstruction des événements, une approche basée sur le suivit de particule (Particle Flow) a ainsi été adoptée. Jusqu'à aujourd'hui, les calorimètres hadroniques ont souvent représenté le point faible des expériences de physique des hautes énergies auprès de collisionneurs. En effet, leur faible granularité dégrade fortement la résolution en énergie des jets reconstruits. Dans le cas de l'ILC, il est envisagé d'utiliser des calorimètres de forte granularité de manière à distinguer clairement chaque dépôt d'énergie. Il est ainsi possible d'améliorer la résolution en énergie globale de l'expérience en utilisant le détecteur le plus approprié pour caractériser chaque particule fille issue de la collision. Les membres de la collaboration CALICE sont en charge du développement de ces calorimètres ultra granulaires. Dans ce cadre, plusieurs projets de calorimètres sont à l'étude afin de s'assurer que la technologie finalement choisie soit optimale. Durant ces trois dernières années, j'ai participé au développement de l'un de ces détecteurs : le calorimètre hadronique semi digital SDHCAL. Cet instrument utilise des chambres à plaques résistives de verre (GRPC) en tant qu'élément sensible. Ce calorimètre à échantillonnage comporte 48 plans de détection successifs séparés par de l'acier. Il est segmenté latéralement en cellules de un centimètre carré, pour un total de 50 millions de canaux. La dissipation thermique de l'électronique de lecture embarquée est un facteur clef du projet. Afin d'atteindre une forte granularité tout en évitant d'utiliser un système de refroidissement actif, nous utilisons une électronique de lecture à seuils (semi-digitale) optimisée pour une faible consommation électrique. De plus un mécanisme d'alimentation pulsée a été implémenté dans les puces de lecture. Il utilise la structure en trains des faisceaux du collisionneur pour réduire d'un facteur 100 l'énergie consommée. Ce mécanisme a été mis en oeuvre récemment par notre équipe, prouvant la validité de ce scénario. Après deux années passés à développer nos chambres de détection GRPCs, la mise au point de l'électronique de lecture ayant eut lieu en parallèle, nous avons été capables de produire nos premiers détecteurs de un mètre carré. J'ai ensuite été fortement impliqué dans la construction d'un prototype physique afin de prouver la validité de notre concept de calorimètre. Ce détecteur de un mètre cube contient plus de 400 000 canaux, et pèse presque 10 Tonnes. Durant les derniers mois de ma thèse j'ai contribué activement à la mise en fonctionnement de ce prototype auprès des lignes de faisceaux du CERN. Les premières gerbes hadroniques enregistrées durant cette période ont prouvé par leur qualité que le système fonctionne parfaitement sur le plan technologique. La prochaine étape sera l'exploitation des données enregistrées récemment pour obtenir la résolution en énergie intrinsèque du SDHCAL. Dans quelques années, ce projet ainsi que les projet concurrents seront évalués par une commission en charge de sélectionner la meilleure option pour chaque sous détecteurs de l'ILC.

La technologie Flash arrive à ses limites de miniaturisation. Ainsi, la nécessité de nouvelles technologies mémoire augmente. Les candidats au remplacement des mémoires Flash sont les technologies non volatiles émergentes comme les mémoires à pont conducteur (CBRAM), résistives à base d'oxyde (RRAM), mémoires magnétiques (MRAM) et mémoires à changement de phase (PCRAM). En particulier, les mémoires CBRAM sont basées sur structure simple métal-isolant-métal (MIM) et présentent plusieurs avantages par rapport aux autres technologies. La CBRAM est non volatile, à savoir qu'elle garde l’information lorsque l'alimentation est coupée, ses dimensions peuvent être réduites jusqu'à nœud 10 nm, elle peut facilement être intégrée dans le Back-End d’une intégration CMOS, enfin, elle a une vitesse de fonctionnement élevée à basse tension et un faible coût de fabrication. Néanmoins, les spécifications pour l'industrialisation des CBRAM sont très strictes. Dans cette thèse, nous analysons deux générations de technologie CBRAM, chacune adressant un marché d'application spécifique. La première partie de la thèse est consacrée à l’étude électrique des structures à base de cuivre et de GdOX, qui présentent comme avantages une conservation des données très stable et une bonne résistance lors de la soudure des puces, et un bon comportement de l'endurance. Cette technologie adresse principalement les applications à haute température telle que l'automobile. Pour répondre aux spécifications, un oxyde métallique dopé ainsi que des bicouches sont intégrés pour réduire la tension de formation de la mémoire et augmenter la fenêtre de programmation. Les performances en endurance sont améliorées. La deuxième partie est dédiée à une nouvelle technologie de CBRAM, avec un empilement de type MIM. Dans ce cas, nous avons démontré des temps de commutation très rapides de 20ns à basses tensions (2V), combinés avec une endurance satisfaisante et une bonne rétention des données. Cette technologie semble être compatible avec les applications Internet des objets (IOT). En résumé, au cours de ce doctorat, l'objectif principal était d'étudier la fiabilité des dispositifs embarqués CBRAM en termes d’écriture des données, endurance et la conservation de l’information. Une méthodologie de test spécifique a été développée, afin d’évaluer les performances des technologies étudiées. Des modèles physiques ont été mis au point pour expliquer et analyser les résultats expérimentaux. Sur la base des résultats obtenus, nous démontrons que la technologie de CBRAM est très prometteuse pour les futures applications de mémoires non volatiles. / Flash technology is approaching its scaling limits, so the demand for novel memory technologies is increasing. Promising replacing candidates are the emerging non volatile technologies such as Conductive Bridge Memory (CBRAM), Oxide based Resistive RAM (OXRAM), Magnetic Random Access Memory (MRAM) and Phase Change Memory (PCRAM). In particular, CBRAM is based on a simple Metal-Insulator-Metal (MIM) structure and presents several advantages compared to the other technologies. CBRAM is non volatile, i.e. it keeps the information when the power is off, it is scalable down to 10nm technology node, it can be easily integrated into the Back-End-of-Line (BEOL), finally, it has high operation speed at low voltages and low cost per bit. Nevertheless, demands for the industrialization of CBRAM are very stringent and issues related to device reliability are still to be faced. In this thesis we analyze two generations of CBRAM technology, each one addressing a specific application market. The first part of the PhD is dedicated to the electricalstudy of Cu-based/GdOx structures, which present the advantages of a very stable data retention and resistance to soldering reflow and also good endurance behavior. This CBRAM family addresses mainly the high temperature applications as automotive. To fulfill the specification requirements, doping of metal-oxide andbilayers are integrated to decrease the forming voltage and increase the programmingwindow. Better endurance performance is also achieved. The second part isdedicated to a new CBRAM technology, with a simple MIM structure. In this case, the device showsfast operation speed of 20ns at low voltages of 2V, combined with satisfying endurance and data retention. This technology seems to be compatible with the growing Internet of Things (IOT) market. In summary, during the PhD research, the main objective was to study the reliability of the embedded CBRAM devices in terms of forming, endurance and data retention. Some methodologies were developed and the electrical set-up was modified and adapted to specific measurements. Physical models were developed to explain and better fit the experimental results. Based on the obtained results, we demonstrate that the CBRAM technology is highly promising for future NVM applications.

La mise à niveau du détecteur CMS (Upgrade Phase-2) en 2024 prévoit l'installation de nouveaux détecteurs à plaques résistives (RPC) dans les 2 secteurs les plus externes et les plus vers l’avant (RE3/1 et RE4/1) des bouchons. Des RPC en verre de basse résistivité (GRPC) ont été proposées afin d'instrumenter ces secteurs où le flux de particules sera de l’ordre du kHz/cm², valeurs pour lesquelles les RPC actuelles de CMS ne sont pas efficaces. Cette thèse porte sur l'étude et la caractérisation de ces GRPC, de leur électronique de lecture associée et de leur résistance aux irradiations. Deux méthodes de production de chambres de taille moitié des chambres finales à partir de pavages de verres de taille maximale 32*30cm² ont été élaborées et testées. Un nouveau circuit électronique (PCB) à bandes de détection non segmentées en êta et lues par des puces dédiées (PETIROC2A) est également présenté. Il permet grâce à des chronomètres numériques (TDC) de 25 picosecondes de résolution, une précision de l'ordre du centimètre sur la mesure de la position du passage des particules le long des bandes. Cette thèse décrit ces nouveaux dispositifs et présente les résultats obtenus avec ceux-ci lors de tests en faisceaux auprès des accélérateurs PS et SPS du CERN ainsi qu'au Gamma Irradiation Facility (GIF++). Cette étude montre que le verre de basse résistivité, bien que supportant les flux de particules, n'est pas la meilleure solution pour l'environnement de CMS car il nécessite un mélange gazeux différent pour fonctionner. Cependant, la nouvelle électronique a prouvé son adéquation à cet environnement et est maintenant considérée comme l'option privilégiée pour la mise à niveau de CMS / The installation of new resistive plate chamber detectors (RPCs) in the 2 most remote sectors (RE3 / 1 and RE4 / 1) of the CMS End-Caps is planned during the Phase-2 CMS upgrade in 2024. Glass Resistive Plate Chambers (GRPC) with low resistivity glass as electrodes have been proposed to equip these sectors. These detectors should sustain these zones' particle rate. The aim of this Thesis is to study and characterise these detectors, their associated readout electronics and their behaviour under radiations.Two ways of building half size chambers by tesselation of glass plates with maximal size 32*30cm² have been developped. A new PCB with strips readout read by dedicated ASICs (PETIROC2A) without eta segmentation is also described. It allows, thanks to a 25 ns time-resolution TDC to estimate the particle crossing position on the strip with a resolution of the order of cm. This manuscript describes all these devices and discusses the devices' performance measured in beam tests done at the CERN PS and SPS accelerator and at the Gamma Irradiation Facility (GIF++). This study shows that the low resistivity glass, though able to sustain the particule rate, is not the best option for the CMS upgrade. On the contrary, the tested electronic has been proven to fit the CMS upgrade requirements and is now considered as the baseline of the CMS End-Caps RPC upgrade project

Ce travail de thèse porte sur l'étude et la réalisation de micro-capteurs d'accélération à détection thermique. Ils sont basés sur la modification des échanges thermiques par convection naturelle dans un fluide chauffé localement lorsque le dispositif est soumis à une accélération.L'utilisation d'un fluide comme masse sismique est en rupture avec les concepts d'accéléromètres dits traditionnels. Cet avantage a pour conséquence directe leur tenue aux fortes accélérations.Un des objectifs de ce travail consiste à développer et à caractériser des accéléromètres à grande étendue de mesures (> 10 000 g). D'autre part, des études fondamentales menées en parallèle nous ont permis de mieux comprendre les phénomènes thermiques intervenant dans la cavité ainsi que d'en déduire l'effet des paramètres thermo-physiques du fluide, des conditions expérimentales et des dimensions géométriques du capteur sur la sensibilité et la bande passante.Par ailleurs, l'étude de nouveaux concepts de détection thermique basés sur l'utilisation de matériaux pyroélectriques a été entreprise pour aboutir à une amélioration de la sensibilité comme de la bande passante. Après la maîtrise des dépôts en couches minces, ce nouveau mode de détection a été mis en œuvre et le principe validé. / This PhD thesis deals with both study and fabrication of micro-accelerometers based on thermal convection. Under acceleration, convective heat transfer in a locally heated fluid is modified and induces a change in temperature profile. Using a fluid as seismic mass enhances better performances than traditional accelerometers in term of high shock reliability.One goal is to develop and characterize high-g accelerometers (> 10,000 g). Besides, analytical studies carried out in parallel have allowed us to improve our understanding of fluid thermal behaviour. Effects of thermo-physical parameters, experimental set-up and sensor size on both sensitivity and bandwidth were deduced.On the other hand, a new concept of thermal detection based on the use of pyroelectric material was undertaken to improve sensor sensitivity as well as bandwidth. First the thin-film sputtering process is developed. Then the pyroelectric thermal accelerometer principle is confirmed.

La mémoire Flash est actuellement extrêmement utilisée en tant que mémoire non volatile pour le stockage des données numériques dans presque tout type d'appareil électronique nomade (ordinateur portable, téléphone mobile, tablette, …). Pour dépasser ses limites actuelles (densité d'informations, endurance, rapidité), un grand nombre de recherches se développent notamment autour du concept de mémoires résistives qui repose sur la commutation entre différents niveaux de résistance, via l'application d'une tension.Les mémoires dont la variation de résistance dépend de réactions électrochimiques (ReRAM) sont potentiellement de bonnes candidates pour les mémoires non volatiles de prochaine génération; les mécanismes d'oxydo-réduction impliqués sont cependant souvent de type filamentaire, mettant notamment en jeu des migrations de cations d’éléments métalliques (provenant des électrodes), ou de lacunes d’oxygène. Ce caractère filamentaire rend difficilement atteignable la miniaturisation extrême, à l’échelle nanométrique.Dans cette thèse, une classe de matériaux particulière -utilisée dans le domaine du stockage d'énergie- est étudiée. L’objectif est d’approfondir l’origine des processus de commutation de résistance observés sur des films de LixCoO2. Nous caractérisons d'abord les propriétés structurales et électriques de tels films, ainsi que le comportement électrique des dispositifs élaborés à partir de ces films. Nous étudions ensuite les mécanismes électrochimiques qui sont à l’origine des commutations résistives, dans la configuration d’un contact micrométrique électrode/film/électrode. Nous cherchons à déterminer la validité d’un mécanisme qui avait été proposé auparavant, mais non démontré. Nous étudions également la cinétique de commutation des dispositifs, et proposons un modèle numérique permettant d’expliquer les résultats expérimentaux observés. Enfin, nous étudions l’applicabilité potentielle des dispositifs (intégrant les films de LixCoO2) aux mémoires Re-RAM au travers de leurs performances en termes d’endurance (nombre maximum de cycles d’écriture/effaçage), et de stabilité. En particulier, nous étudions l’influence de plusieurs paramètres (impulsions de tension, nature des électrodes, température et c…) sur ces performances. / Flash memory is now extensively used as non-volatile memory for digital data storage in most mobile electronic devices (laptop, mobile phone, tablet...). To overcome its current limits (e.g. low information density, low endurance and slow speed), many researches recently developed around the concept of resistive memories based on the switching between different resistance levels by applying appropriate bias voltages.Memories whose resistance variations depend on electrochemical reactions (ReRAM) are potentially good candidates towards next-generation non-volatile memories. The underlying redox mechanisms observed are however often of the filamentary type, involving in particular migration of cations of metal elements (coming from the electrodes), or oxygen vacancies. This filamentary character makes it challenging to attain extreme downscaling towards the nanometric scale.In this thesis, a particular class of materials - used in the field of energy storage - is studied. The aim is to investigate the origin of the resistance switching processes observed in LixCoO2 films. We first characterize the structural and electrical properties of such films, as well as the electrical behaviors of the devices elaborated therefrom. We then investigate the electrochemical mechanisms which are at the origin of resistive switching, in the micrometric electrode/film/electrode configuration. We try to determine the validity of a formerly proposed mechanism which was however not yet demonstrated. Furthermore, we study the experimental switching kinetics of devices, and propose a numerical model to explain the results observed. Finally, we examine the potential applicability of LixCoO2-based devices to Re-RAM memories through the study of their performances in terms of endurance (i.e. maximum number of write/erase cycles) and retention. Specifically, the influence of several parameters (such as voltage pulses, chemical nature of the electrodes, temperature etc.) on these performances is investigated.