.

Notre étude traite de l'enseignement de la statistique auprès des élèves du cycle III de l'école primaire, en France et plus précisément, porte sur la question de l'éducation statistique et de la formation de l'esprit statistique. Après avoir précisé les notions de fait statistique, pensée statistique et esprit statistique, nous avons analysé dans une deuxième partie, les difficultés rencontrées actuellement par cet enseignement, au travers de l'évolution des programmes scolaires de l'école primaire, des représentations des étudiants en Sciences de l'éducation, des professeurs des écoles, des élèves, ainsi que dans une perspective de continuité des contenus scolaires au fil des cycles de l'école primaire et du collège. Dans une troisième partie, nous avons observé les manuels scolaires de mathématiques des élèves du cycle III. L'ensemble fait ressortir des invariants : tendance à convertir en opérations arithmétiques des situations implicitement statistiques, pauvreté d'emploi des registres sémiotiques et des parcours sémiotiques, standardisation des formes de représentation et des tâches réclamées aux élèves, etc., mais surtout, nous avons pu établir un parallèle avec une dernière recherche portant sur les manuels de préparation au Concours de Recrutement des Professeurs des Écoles. Nous en avons conclu que c'était la perception commune, y compris celle de l'Institution scolaire, à propos de l'enseignement / apprentissage de la statistique qu'il fallait faire évoluer. Notre travail prend appui sur la théorie des situations didactiques de Guy Brousseau, sur celle des champs conceptuels et des travaux de Gérard Vergnaud traitant de la conceptualisation, sur la transposition didactique et sur l'institutionnalisation des savoirs par Yves Chevallard, sur les recherches de Jean-Claude Régnier concernant la didactique de la statistique, ainsi que sur celles de Raymond Duval portant sur le rôle des registres sémiotiques dans l'apprentissage de l'élève.

Notre étude s'est construite à partir du constat que la multiplication est un objet mathématique complexe dans ses dimensions épistémologique et cognitive. Le fait que les représentations géométriques puissent favoriser la mise en évidence de significations d'un objet mathématique nous a conduits à la recherche d'une géométrisation de la multiplication pour différents ensembles de nombres. Pour étudier le rapport entre cet objet mathématique complexe -- la multiplication -- et la construction de son sens par les élèves, nous avons conçu des séances expérimentales menées dans des collèges et lycées français. Cette étude expérimentale nous a permis d'analyser en profondeur la maîtrise que les élèves manifestent ou, au contraire, les obstacles qu'ils rencontrent dans un travail mathématique qui nécessite, notamment des changements de cadres et de registres de représentation sémiotique. Les données issues de nos séances expérimentales ont été analysées à l'aide d'une articulation entre différentes approches théoriques. La notion d'Espace de Travail Mathématique et ses genèses permet de rendre compte de la complexité du travail mathématique des élèves. Pour étudier le travail collaboratif entre élèves et le rôle de l'enseignant dans le processus de médiation culturelle, nous avons intégré la médiation sémiotique et la construction sociale des connaissances. L'articulation théorique produite nous a permis de décrire plus finement les relations entre les plans épistémologique et cognitif de l'ETM. Nous arrivons finalement à l'identification et l'analyse de parcours d'individus résultant des interactions produites à l'intérieur d'un Espace de Travail Mathématique.

La logique supraconductrice RSFQ (Rapide Single Flux Quantum) est une solution très attractive pour le <br />traitement des données à très haute fréquence avec une dissipation très faible et des performances nettement <br />supérieures à ce que la technologie CMOS pourra offrir dans la prochaine décennie. La technologie RSFQ <br />en nitrure de niobium (NbN) en cours de développement au CEA-G est basée sur des jonctions Josephson <br />NbN/Ta_{X}N/NbN auto-shuntées qui présentent une fréquence d'oscillation maximum proche du THz jusqu'à <br />10 K. L'objectif de cette recherche a été d'appliquer cette technologie NbN 9K à un CAN (Convertisseur <br />Analogique-Numérique) adaptable aux télécommunications spatiales. Une architecture de type CAN <br />sigma-delta a été étudiée, sur-échantillonnant à 200 GHz de fréquence d'horloge un <br />signal avec une bande de 500 MHz et modulé sur une porteuse de 30 GHz. En particulier une horloge, <br />un comparateur et différents portes <br />logiques ont été étudiés et conçus pour opérer à 200 GHz ainsi qu'un modulateur sigma-delta passe-bande <br />du troisième ordre dont les performances SNR, SFDR, devraient après optimisation satisfaire les objectifs <br />visés. La complexité de l'architecture du filtre de décimation a été analysée. Certains composants de base <br />du filtre, des diviseurs de fréquence et des registres à décalage, ont été étudiés et dessinés, enfin quelques <br />méthodes de test du modulateur sont proposées. Le travail d'implémentation de circuits NbN en technologie <br />multi-niveaux a été traité conduisant à la réalisation complète de deux lots de circuits qui pour des raisons <br />technologiques clarifiées ensuite n'ont pu aboutir au test des portes logique du CAN. Cependant, les marges de <br />fonctionnement des portes logiques NbN ont été déterminées grâce à la caractérisation de jonctions, SQUIDs <br />et de filtres (résonateurs) micro-ondes. Finalement, une étude comparative entre des circuits à jonctions NbN <br />auto-shuntées opérant à 9K en réfrigération allégée et des circuits similaires obtenus en fonderie Nb basés sur <br />des jonctions Nb/AlO_{X}/Nb shuntées en externe opérant à 4K, démontre tous les avantages qu'on peut espérer <br />attendre de la technologie NbN.

Les circuits intégrés ne sont pas à l'abri d'interférences naturelles ou malveillantes qui peuvent provoquer des fautes transitoires conduisant à des erreurs (Soft errors) et potentiellement à un comportement erroné. Ceci doit être maîtrisé surtout dans le cas des systèmes critiques qui imposent des contraintes de sûreté et/ou de sécurité. Pour optimiser les stratégies de protection de tels systèmes, il est fondamental d'identifier les éléments les plus critiques. L'évaluation de la criticité de chaque bloc permet de limiter les protections aux blocs les plus sensibles. Cette thèse a pour objectif de proposer des approches permettant d'analyser, tôt dans le flot de conception, la robustesse d'un système numérique. Le critère clé utilisé est la durée de vie des données stockées dans les registres, pour une application donnée. Dans le cas des systèmes à base de microprocesseur, une approche analytique a été développée et validée autour d'un microprocesseur SparcV8 (LEON3). Celle-ci repose sur une nouvelle méthodologie permettant de raffiner les évaluations de criticité des registres. Ensuite, une approche complémentaire et plus générique a été mise en place pour calculer la criticité des différents points mémoires à partir d'une description synthétisable. L'outil mettant en œuvre cette approche a été éprouvé sur des systèmes significatifs tels que des accélérateurs matériels de chiffrement et un système matériel/logiciel basé sur le processeur LEON3. Des campagnes d'injection de fautes ont permis de valider les deux approches proposées dans cette thèse. En outre, ces approches se caractérisent par leur généralité, leur efficacité en termes de précision et de rapidité, ainsi que leur faible coût de mise en œuvre et leur capacité à ré-exploiter les environnements de validation fonctionnelle. / Integrated circuits are not immune to natural or malicious interferences that may cause transient faults which lead to errors (soft errors) and potentially to wrong behavior. This must be mastered particularly in the case of critical systems which impose safety and/or security constraints. To optimize protection strategies of such systems, it is essential to identify the most critical elements. The assessment of the criticality of each block allows limiting the protection to the most sensitive blocks. This thesis aims at proposing approaches in order to analyze, early in the design flow, the robustness of a digital system. The key criterion used is the lifetime of data stored in the registers for a given application. In the case of microprocessor-based systems, an analytical approach has been developed and validated on a SparcV8 microprocessor (LEON3). This approach is based on a new methodology to refine assessments of registers criticality. Then a more generic and complementary approach was implemented to compute the criticality of all flip-flops from a synthesizable description. The tool implementing this approach was tested on significant systems such as hardware crypto accelerators and a hardware/software system based on the LEON3 processor. Fault injection campaigns have validated the two approaches proposed in this thesis. In addition, these approaches are characterized by their generality, their efficiency in terms of accuracy and speed and a low-cost implementation. Another benefit is also their ability to re-use the functional verification environments.

Malgré la hiérarchie mémoire utilisée dans les ordinateurs modernes, il convient toujours d'optimiser l'utilisation des registres du processeur et des mémoires locales gérées de manières logicielles (mémoires locales) présentes dans beaucoup de systèmes embarqués, de processeurs graphiques (GPUs) et de multiprocesseurs. Lors de la compilation, d'un code source vers un langage machine, deux optimisations de la mémoire revêtent une importance capitale : l'allocation de registres et l'allocation de mémoires locales. Dans ce manuscrit de thèse nous nous intéressons à des approches découplées, qui traitent séparément les problèmes d'allocation et d'assignation, permettant d'améliorer les allocations de registres et de mémoires locales. Dans la première partie de la thèse, nous nous penchons sur le problème de l'allocation de registres. Tout d'abord, nous proposons dans le contexte des compilateurs-juste-à-temps, une allocation de registres fractionnées (split register allocation). Avec cette approche l'allocation de registres est effectuée en deux étapes: une faite durant la phase de compilation statique et l'autre pendant la phase de compilation dynamique. Ce qui permet de réduire le temps d'exécution des programmes avec un impact négligeable sur le temps de compilation. Ensuite Nous introduisons une allocation de registres incrémentale qui permet de résoudre d'une manière quasi-optimale le problème d'allocation. Cette méthode est pseudo-polynomiale alors que le problème d'allocation est NP-complet même à l'intérieur d'un « basic block ». Dans la deuxième partie de la thèse nous nous intéressons au problème de l'allocation de mémoires locales. Au vu des dernières avancées dans le domaine de l'allocation de registres, nous étudions dans quelle mesure le problème d'allocation pourrait être séparé de celui de l'assignation dans le contexte des mémoires locales. Dans un premier temps nous validons expérimentalement que les problèmes d'allocation et d'assignation peuvent être résolus séparément. Ensuite, nous procédons à une étude plus théorique d'une approche découplée de l'allocation de mémoires locales. Cela permet d'introduire de nouveaux résultats sur le « submarine-building problem », une variante du « ship-building problem », que nous avons défini. L'un de ces résultats met en évidence pour la première fois une différence de complexité (P vs. NP-complet) entre les graphes d'intervalles et les graphes d'intervalles unitaires. Dans la troisième partie de la thèse nous proposons une nouvelle heuristique, appelée « clustering allocator » fondée sur la construction de sous-graphes stables d'un graphe d'interférence, permettant de découpler aussi bien le problème d'allocation pour les registres que pour les mémoires locales. Cette nouvelle heuristique se veut le pont qui permettra de réconcilier les problèmes d'allocations de registres et de mémoires locales. / Despite the benefit of the memory hierarchy, it is still essential, in order to reduce accesses to higher levels of memory, to have an efficient usage of registers and local memories (also called scratchpad memories) present in most embedded processors, graphical processors (GPUs) and network processors. During the compilation, from a source language to an executable code, there are two optimizations that are of utmost importance: the register allocation and the local memory allocation. In this thesis's report we are interested in decoupled approaches, solving separately the allocation and assignment problems, that helps to improve the quality of the register and local memory allocations. In the first part of this thesis we are interested in two aspects of the register allocation problem: the improvements of the just-in-time (JIT) register allocation and the spill minimization problem. We introduce the split register allocation which leverages the decoupled approach to improve register allocation in the context of JIT compilation. We experimentally validate the effectiveness of split register allocation and its portability with respect to register count variations, relying on annotations whose impact on the bytecode size is negligible. We introduce a new decoupled approach, called iterated-optimal allocation, which focus on the spill minimization problem. The iterated-optimal allocation algorithm achieves results close to optimal while offering pseudo-polynomial guarantees for SSA programs and fast allocations on general programs. In the second part of this thesis, we study how a decoupled local memory allocation can be proposed in light of recent progresses in register allocation. We first validate our intuition for decoupled approach to local memory allocation. Then, we study the local memory allocation in a more theoretical way setting the junction between local memory allocation for linearized programs and weighted interval graph coloring. We design and analyze a new variant of the ship-building problem called the submarine-building problem. We show that this problem is NP-complete on interval graphs, while it is solvable in linear time for proper interval graphs, equivalent to unit interval graphs. The submarine-building problem is the first problem that is known to be NP-complete on interval graphs, while it is solvable in linear time for unit interval graphs. In the third part of this thesis, we propose a heuristic-based solution, the clustering allocator, which decouples the local memory allocation problem and aims to minimize the allocation cost. The clustering allocator while devised for local memory allocation, it appears to be a very good solution to the register allocation problem. After many years of separation, this new algorithm seems to be a bridge to reconcile the local memory allocation and the register allocation problems.

No description available.

Largement utilises dans le cadre d'études sur le corporatisme d'Ancien Régime, les registres de délibérations permettent de saisir en pratique et au quotidien le fonctionnement des corps de métiers et des communautés d'habitants ou d'auxiliaires de la justice à l'époque moderne. La mémoire de ces groupes est ainsi préservée parfois par ces seuls documents qui ont pour le chercheur une valeur d'autant plus grande. Pourtant, peu d'historiens ont cherché jusqu'à présent à cerner la nature de ces archives produites dans un cadre particulier - l'assemblée délibérative — et à des fins bien précises. À partir de trois de ses registres de délibérations, rédigés entre 1693 et 1781, ce travail se penchera sur l'activité scripturaire de la communauté des procureurs au parlement de Toulouse. Témoins d'une réalité corporative qui est fermement ancrée dans le rôle conféré par le corps des procureurs à l'assemblée de ses membres, les registres de délibérations sont à la fois instruments administratifs et outils de représentations. Enfin, porteurs de traditions parfois séculaires, transmetteurs de savoirs communs acquis au fil d'années de pratique corporative, les registres de délibérations apparaissent aussi comme des objets de mémoire. / Québec Université Laval, Bibliothèque 2014

Dans ce travail de recherche, nous nous intéressons à une étude didactique des objets équation, inéquation et fonction en faisant référence à la théorie sémantique de la vérité introduite par Frege et Russell et développée par Tarski et Quine, en particulier les notions de phrase ouverte ; satisfaction d'une phrase ouverte par un élément ; quantification, qui permettent de mieux expliciter les notions d'égalité et d'inégalité d'une part, le statut des lettres d'autre part.<br />Notre recherche s'inscrit dans la continuité des travaux de recherche de Durand-Guerrier et nous soutenons la thèse selon laquelle la logique des prédicats est pertinente pour l'analyse des questions liées l'articulation des deux points de vue sémantique et syntaxique dans l'enseignement et l'apprentissage des équations, inéquations et fonctions au secondaire.<br />Pour compléter les éclairages apportés par la sémantique logique, nous avons conduit une étude historique circonscrite des relations entre ces concepts mathématiques. Nous avons ainsi croisé cette étude avec notre perspective logique en vue de repérer la dyade sémantique/ syntaxe au moment de la formation de ces concepts.<br />La question principale étudiée dans l'exploration didactique concerne la possibilité de repérer, dans le développement des concepts d'équation, d'inéquation et de fonction, des phénomènes liés à la dialectique sémantique / syntaxe. Pour cela, nous avons conduit une analyse des programmes et des manuels de l'enseignement secondaire tunisien ; soumis un questionnaire à des élèves du secondaire et des étudiants de classes préparatoires ; proposé une situation d'apprentissage à quelques élèves volontaires et réalisé quelques entretiens avec des enseignants. Nos travaux montrent un recul du point de vue sémantique dès que les techniques syntaxiques sont disponibles, et une quasi absence d'articulation entre syntaxe et sémantique.

Ce travail de thèse s'attache à la réduction du phénomène d'interférence électromagnétique dans les circuits intégrés numériques.<br />Les méthodes développées s'adressent aux descriptions haut-niveau des circuits afin de réduire les modifications rétroactives dans le flot de conception et de circonscrire ainsi le temps et les coûts dédiés à l'élaboration du circuit. <br />Une première méthode appelée "Asynchronisation" propose de s'affranchir de la principale source d'émission dans les circuits numériques : l'horloge. Ce signal de contrôle est remplacé par des communications locales d'une manière permettant de conserver la compatibilité cycle à cycle du circuit. <br />Les communications locales sont ensuite exploitées par la seconde méthode "mise en forme du courant" ("Current Shaping") afin de réduire davantage l'émission électromagnétique du circuit. La concurrence des traitements dans le circuit est minimisée par ordonnancement. Les pics de courant résultant de la simultanéité des actions dans le circuit sont ainsi minimisés.<br />De plus, une étude a été menée sur les protocoles 4 phases en vue de déterminer comment réduire davantage leur émission électromagnétique.