Cette thèse adresse une recherche d'automatisation pour la conception d'architecture matérielle de systèmes monopuces.<br />L'accroissement incessant de la complexité des systèmes, l'amincissement des fenêtres commerciales et la réduction du temps accordé à la conception qui en résulte apportent une divergence non résolue entre les besoins en productivité et celle effective des équipes de concepteurs. Une réponse est proposée par l'abstraction de ces systèmes jusqu'à un niveau où les caractéristiques de l'architecture matérielle ne sont que des directives d'implémentation annotées à un modèle purement fonctionnel de l'application. Ce modèle est alors pris en charge par un flot d'étapes de raffinement automatisées, le conduisant jusqu'à un niveau de détail permettant l'utilisation d'outils de synthèse matérielle commerciaux qui, à leur tour, le transposent en silicium.<br />La contribution de cette thèse à cette méthodologie concerne la définition d'une représentation de ces architectures matérielles à chaque niveau utilisé au cours de la conception, ainsi qu'une approche d'automatisation du flot de raffinement par l'assemblage systématique de composants de bibliothèques. La pertinence de ces travaux a été évaluée par leurs applications à la conception de plusieurs systèmes dont un modem VDSL et un terminal GSM WCDMA présentés dans ce mémoire.

Dans le domaine des capteurs d'image est apparu récemment la technologie dite de "capteurs CMOS" ou APS (Active Pixel Sensor) qui intègre à l'intérieur de chaque pixel quelques transistors MOS chargés d'amplifier et de conduire le signal le long de lignes de métal parcourant l'ensemble de la zone image. Le domaine spatial en particulier s'intéresse à cette<br />technologie du fait qu'elle est moins sensible aux radiations que les capteurs CCD, et qu'elle atteint à présent des coûts et des niveaux de bruit de lecture satisfaisants. Cette thèse explore les améliorations<br />qui peuvent être apportées aux capteur CMOS traditionnels afin de les rendre plus proches des contraintes requises pour l'utilisation spatiale. Ces améliorations concernent notamment l'étude de la partie photosensible (photodiode ou photoMOS), le choix d'une architecture de pixel permettant d'augmenter son gain intrinsèque tout en réduisant son bruit de lecture,<br />et la réalisation d'un système de balayage de la matrice avec possibilité de fenêtrage et de temps d'exposition programmable. Dans ce cadre, plusieurs solutions ont été fabriquées et testées, et les conclusions permettent de dresser une large vision des avantages et des inconvénients de chaque type de capteur.

Les microsystèmes sont des composants électromécaniques fabriqués à l'échelle du micron par des procédés technologiques issus des microélectronique. Ils associent sur un même substrat des capteurs et des actionneurs avec des circuits analogiques et numériques d'interface. Comme pour les circuits intégrés, le test des microsystèmes est une étape importante du cycle de fabrication en terme de coût mais également pour assurer un certain niveau de qualité et de fiabilité. Le but de cette thèse est de transposer aux microsystèmes les techniques de test structurel développées pour les circuits intégrés. Ces techniques sont la simulation de fautes et la "conception en vue du test". La simulation de fautes permet de générer des stimuli de test visant des défauts physiques du système et susceptibles d'affecter le comportement du composant. Pour transposer cette technique aux microsystèmes, il a fallu tout d'abord faire une étude des mécanismes de défaillance et des défauts des microsystèmes. Nous avons ciblé deux technologies différentes et représentatives des microsystèmes. Une fois les défauts répertoriés notre étude s'est portée sur la modélisation et l'injection des fautes dans les différents niveaux de modélisation des microsystèmes. La "conception en vue du test" est un ensemble de techniques facilitant les étapes de test de production par l'insertion d'éléments spécifiques dans le circuit. En ce qui concerne les microsystèmes, nous avons cherché, dans cette thèse, à développer des éléments permettant de générer des stimuli de test de différentes natures (multidisciplinaires) à partir de signaux électriques et ceci directement sur le circuit. Nous avons appliqué une conception auto-test à deux exemples de microsystèmes, un capteur d'empreintes digitales à micropoutres et un détecteur infrarouge à thermopiles. Dans les deux cas les éléments rajoutés permettent d'effectuer un test structurel sans avoir recours à une source externe

La tendance très récente dans la conception des systèmes embarqués est l'assemblage des composants standard existants. La difficulté d'une telle conception provient du fait que ces composants sont hétérogènes en termes de protocoles de communication, niveaux d'abstraction et langages de spécification. Dans ce travail nous avons abordé deux principaux problèmes liés à la conception des systèmes embarqués hétérogènes, la spécification et la validation. Nos contributions sont : (1) une étude de la spécification des systèmes hétérogènes embarqués, étude qui a aidé à la définition d'un modèle de représentation pour la spécification en vue de la conception des systèmes hétérogènes embarqués, (2) la proposition d'une méthodologie de validation par simulation des systèmes hétérogènes embarqués et (3) la proposition d'un modèle de simulation pour la validation rapide des interfaces logicielles (les systèmes d'exploitation) dans les systèmes embarqués. <br />Les concepts proposés ont été validés sur des applications complexes : deux systèmes embarqués multiprocesseurs - le modem VDSL et le système de téléphonie mobile IS-95 CDMA et un micro-système optique - le commutateur optique.

Ce travail de thèse s'intègre dans le développement de l'outil de conception automatique de circuits asynchrones TAST (« TIMA Asynchronous Synthesis Tool »). C'est un environnement de conception principalement composé d'un compilateur et d'un synthétiseur offrant la possibilité de cibler plusieurs formats de sortie (description comportementale en VHDL, langage C, description structurelle au niveau porte en VHDL) à partir de descriptions de haut niveau décrites en langage CHP. Le résultat produit par le synthétiseur est une description au niveau porte qui utilise une bibliothèque de cellules génériques.<br />Cette thèse s'attache à la réalisation de l'interface entre le « front-end » de l'outil TAST et le « back-end » intégrant les outils commerciaux du flot de conception traditionnel. Pour cela, la bibliothèque générique qui permet de décrire le résultat de la synthèse a été spécifiée puis développée. Cette bibliothèque est une description fonctionnelle des portes qui est indépendante de la technologie. De plus, cette interface comprend des bibliothèques de cellules spécifiques qui permettent de concevoir un circuit de type ASIC ou de type FPGA. La spécification de la bibliothèque de cellules génériques a nécessité une étude approfondie sur les communications à travers un canal. Cette étude présente d'une manière unifiée les différents moyens pour réaliser ces communications et les différentes façons de les implanter au niveau circuit. Pour compléter le développement de la bibliothèque, le problème de la réalisation d'arbitres est abordé dans le cadre élargi de la conception de réseaux de communication sur puce (« Network on Chip »).

Cette thèse est consacrée à l'étude d'une méthodologie logicielle pour la détection d'erreurs induites par l'environnement radiatif : le phénomène dit SEU ou upset qui se traduit par le basculement intempestif du contenu d'un élément mémoire comme conséquence de l'ionisation produite par le passage d'une particule chargée avec le matériel. Les conséquences de ce phénomène dépendent de l'instant d'occurrence et de l'élément mémoire affecté et peuvent aller de la une simple erreur de résultat à la perte de contrôle d'un engin spatial. <br />La méthodologie repose sur des transformations du programme d'application introduisant des redondances aussi bien au niveau des données que dans le code du programme. Cette méthodologie est basée sur un ensemble de règles permettant la transformation automatique d'une application logicielle en une nouvelle possédant des capacités de détection d'erreurs de type SEU, tout en ayant la même fonctionnalité que l'application originale. L'ensemble de règles est issu d'une analyse approfondie de celles d'une méthode existante, ce dans le but d'améliorer la capacité de détection (réduction de nombre de fautes qui échappent au mécanisme de détection adopté) tout en minimisant le temps d'exécution et l'occupation mémoire du programme transformé. Cette méthodologie a constitué le cadre conceptuel pour la construction d'un outil de génération automatique des programmes tolérants aux erreurs induits par l'environnement radiatif.<br />L'évaluation de notre méthodologie a été effectuée par des expériences d'injection de fautes et des essais de radiations sur plusieurs processeurs. Ces expérimentations ont confirmé nos attentes : la version tolérante aux fautes d'une application, permet la détection en moyenne de 88% des erreurs survenues. <br />En terme de perspectives, ce travail de recherche constituera la base pour la définition d'une méthodologie logicielle/matérielle pour la détection d'erreurs.

Les circuits asynchrones se caractérisent par l'absence d'horloge. Ils offrent des propriétés intéressantes pour l'intégration de systèmes dans les technologies submicroniques telles que robustesse, faible bruit, faible consommation, bonne modularité. Cependant, le manque de méthodes et outils de conception est un frein à leur développement. Les travaux présentés dans cette thèse portent sur la définition d'une méthodologie de conception de circuits intégrés asynchrones quasi-insensibles aux délais. Celle-ci permet d'une part la modélisation dans un langage de haut-niveau et la simulation dans un environnement standard et d'autre part la génération de circuits uniquement constitués de cellules standard. Cette méthodologie a été appliquée à l'étude et à la réalisation d'un processeur RISC 16-bit. Son architecture originale permet d'effectuer l'envoi des instructions dans l'ordre et de les terminer dans le désordre. Ce prototype fabriqué dans la technologie 0.25um de STMicroelectronics est l'un des processeurs asynchrones le plus rapide réalisé à ce jour

L'intérêt et le développement des microsystèmes aujourd'hui sont basés sur les mêmes principes qui ont fait le succès des circuits intégrés. Comme dans la microéléctronique, le silicium est le matériau le plus utilisé parmi les microsystèmes. Malgré cette hégémonie, il existe d'autres alternatives pour les applications où le silicium n'est pas très performant. L'arséniure de gallium (AsGa) se montre prometteur car des effets comme la piézo­électricité, la piézo­resistivité et l'émission de rayonnement lumineux peuvent efficacement être exploités. <br />La fabrication des microstructures suspendues (mécaniques) compatibles avec des <br />technologies standards des circuits intégrés en AsGa est présentée dans cette thèse. Ces <br />microstructures sont obtenues à travers le micro­usinage en volume par la face avant et ne demandent <br />aucune modification du procédé si ce n'est une étape post­process de gravure destinée à libérer les <br />structures devant être suspendues. Ce principe permet la fabrication collective en grandes quantités et <br />à bas coût puisque s'insérant dans une filière industrielle stabilisée. <br />Dans ce travail, plusieurs solutions de gravure ont été étudiées et caractérisées. Les vitesses de <br />gravure et les éventuels dégâts dans les couches diélectriques et de métallisation des plots ont été <br />vérifiés. A partir de ces résultats, deux applications potentielles pour les microsystèmes en AsGa ont <br />été considérées : les composants thermiques qui tirent parti du coefficient Seebeck de l'AsGa et de <br />l'isolation thermique des structures suspendues, et les composants électroniques passifs micro­usinés <br />pour les circuits micro­ondes, comme les lignes micro­rubans et les inductances planaires. <br />Finalement, un ensemble d'outils de CAO pour les microsystèmes a été développé. Des modules <br />spécifiques ont été assemblés à l'environnement Mentor Graphics, comme par exemple la vérification <br />des règles de dessins pour les microsystèmes, des outils pour la visualisation du layout en coupe et en <br />trois dimensions, et des simulateurs de gravure. <br />Mots clés microsystèmes, arséniure de gallium, micro­usinage, thermocouple, inductance <br />planaire, outils de CAO.

De nos jours la nécessité d'identifier les personnes de manière fiable est devenu un problème majeur. Là où les moyens traditionnels (carte à puce, mot de passe...) ont montré leurs limites (falsification, perte...), la biométrie (analyse des caractéristiques biologiques d'un individu) tente d'apporter une réponse. A l'heure actuelle la reconnaissance des empreintes digitales est la méthode biométrique la plus utilisée et la plus aboutie. Les empreintes digitales sont composées de lignes localement parallèles présentant des points singuliers (minuties) et constituent un motif unique, universel et permanent. Pour obtenir une image de l'empreinte d'un doigt, les avancées technologiques ont permis d'automatiser la tâche au moyen de capteurs intégrés, remplaçant ainsi l'utilisation classique de l'encre et du papier. Ces capteurs fonctionnant selon différents mécanismes de mesure (pression, champ électrique, température, ..) permettent de mesurer l'empreinte d'un doigt fixe positionné sur ce dernier (capteur matriciel) ou en mouvement (capteurs à balayage). Ce travail a consisté en l'étude d'un système complet de reconnaissance d'empreintes digitales pour un capteur d'empreintes développé au laboratoire. L'ensemble des algorithmes de traitement de l'image a été développé en fonction des spécificités du capteur (mesure de la pression, mode balayage avec une seule ligne) et des images produites par ce dernier.

Les technologies microsystèmes offrent de nouvelles possibilités de réalisation de capteurs et d'actionneurs utilisant des ondes acoustiques, avec des avantages tels que la largeur de bande, la miniaturisation et la reproductibilité. Ces avantages font possible d'envisager des dispositifs à bas coût utilisant soit des capteurs soit des actuateurs, aussi appelés transducteurs, pour les dispositifs combinant la fonction de détection et d'actuation. On peut citer parmi ces applications la mesure de distance et la détection de présence, qui grâce à l'apparition des transducteurs micro-usinés, peuvent être réalisées dans des dispositifs où la place disponible est réduite. Cette thèse décrit l'étude et la réalisation de transducteurs ultrasonores micro-usinés. Après avoir exposé les différentes technologies de conception et fabrication de transducteurs ultrasonores micro-usinés, l'étude se concentre sur la réalisation d'un transducteur fonctionnant en mode pulse-écho. La membrane du transducteur est mise en mouvement par actuation thermique à sa fréquence de résonance en incluant le transducteur et l'électronique dans un oscillateur électro-mécanique. La réception de l'écho induit des contraintes au sein de la membrane et donc une variation de résistance électrique au niveau des jauges piezorésistives qui est amplifiée et filtrée par l'électronique intégrée. L'interface électronique permet de corriger les effets critiques de ce type de transducteur (variation de température, procédé de fabrication,..) afin de mesurer le signal avec la sensibilité maximale. L'utilisation d'une technologie standard CMOS permet l'intégration du transducteur et de son électronique sur la même puce