Ce document retrace mes activités de recherche depuis ma thèse soutenue en juillet 1997. Certains des travaux présentés sont achevés, d'autres sont en cours ou encore dans un stade exploratoire. De 1993 à 1999, je me suis intéressé aux différents aspects du <br />partitionnement logiciel/matériel dans la conception de systèmes intégrés numériques de télécommunications. Depuis 1999, mes travaux ont porté sur la conception de systèmes multiprocesseurs monopuces, et plus particulièrement sur ce qui a trait aux relations entre <br />logiciel et matériel. Ces systèmes sont généralement dédiés à une application ou à une classe d'applications, ce qui permet d'optimiser l'architecture et les programmes. Mes recherches ses sont donc <br />focalisées sur l'architecture mémoire, les interfaces de <br />communication entre composants et le prototypage. Pour ces trois axes de recherche, des méthodes et des outils d'aide à la conception ont été définis et développés. Des travaux toujours en cours portent sur la généralisation d'une méthode de conception de composants d'interface matériels à partir <br />d'une spécification sous forme de services requis et fournis. Une telle spécification est déjà utilisée pour représenter des protocoles dans les réseaux de communication et pour le développement<br />des couches logicielles de communication. Son extension à la conception des interfaces matérielles homogénéiserait les langages, méthodes et outils de l'environnement de conception. Mes travaux futurs s'orientent vers deux axes : l'intégration <br />logiciel/matériel et l'adéquation entre architecture et système d'exploitation. Dans les deux cas, les relations étroites entre les ressources physiques de l'architecture et les couches logicielles qui y accèdent doivent permettre d'améliorer sensiblement les performances.

Les circuits et systèmes analogiques sont de plus en plus utilisés dans le cadre d'applications nouvelles. Ils deviennent également plus complexes, ce qui crée la nécessité de disposer de méthodes automatiques pour leurs tests et leurs diagnostics qui à eux deux représentent un problème crucial dans ce domaine. Cette thèse a pour objectif de développer une nouvelle approche pour le test et le diagnostic des CA et mixtes. Une voie relativement peu explorée, mais prometteuse eu égard aux résultats obtenus pour le diagnostic d'autres dispositifs et systèmes dynamiques, consiste en l'étude d'approches de l'IA pour la résolution de problèmes. Nous avons étudié les différentes approches possibles et notamment les approches suivantes : l'approche à base de modèles profonds, l'approche qualitative et l'approche à base de logique floue. Le résultat de cette étude a donné lieu à une nouvelle approche développée utilisant la logique floue et ses techniques. Cette nouvelle approche a été implémentée dans un système nommé FLAMES. FLAMES, qui est conçu pour faire le diagnostic des CA, a apporté plusieurs améliorations de l'état de l'art notamment en définissant les tolérances comme des intervalles flous. Il est aussi capable de réaliser la simulation des circuits et de choisir les meilleurs points à tester lorsque le diagnostic reste ambigu. Finalement, les différents résultats obtenus confirment la validité de l'approche développée et implémentée.

Ce document est rédigé en vue de l'obtention d'un diplôme d'habilitation à diriger des recherches de l'Université Joseph Fourier de Grenoble. Il présente une synthèse de nos travaux de recherche concernant essentiellement le test hors ligne et la surveillance en fonctionnement des systèmes embarqués. Ces travaux sont conduits au sein du laboratoire TIMA de Grenoble successivement dans les équipes ‘'RIS'' (Reliable Integrated Systems) jusqu'en 2002 et ‘'RMS'' (Reliable Mixed Signal Systems) de 2002 à ce jour.<br />Dans le chapitre introductif, nous définissons les systèmes embarqués et nous présentons les défis scientifiques et techniques qu'induisent leur émergence et leur prolifération rapides. Ensuite, nous posons le problème du test hors ligne et de la surveillance en ligne de ces systèmes. La fin du chapitre situe nos activités dans la discipline du test des systèmes intégrés et présente nos principaux axes de recherche. <br />Dans le chapitre 2, nous présentons nos travaux concernant le test intégré de modules analogiques et mixtes incorporés dans un environnement numérique. La première partie du chapitre est consacrée au développement d'outils de conception assistée par ordinateur pour le test des systèmes analogiques et mixtes alors que la deuxième décrit les techniques d'intégration de test à bas coût que nous avons développées pour les systèmes analogiques et mixtes. <br />Le chapitre 3 concerne les techniques de surveillance en ligne intégrée. Une description rapide du flot de synthèse automatique de systèmes intégrés nous permet de situer nos travaux par rapport aux processus modernes de conception de circuits. Les méthodes de test en ligne non-concurrent, semi-concurrent et concurrent sont ensuite exposées. Nous expliquons les liens que partagent les techniques proposées avec d'autres disciplines de recherche, notamment les travaux sur la détection et l'identification de fautes dans les systèmes automatisés. <br />Le chapitre 4 conclut le mémoire. Nous indiquons aussi quelques perspectives possibles pour nos prochaines activités de recherche. Les pistes qui se dégagent concernent aussi bien la poursuite des travaux déjà engagés que des travaux sur de nouvelles problématiques.

La complexité des systèmes monopuce est devenue telle qu'il est impossible de continuer à les concevoir au niveau RTL, où il faut préciser chaque détail du comportement des composants. Le grand défi en ce moment pour les ingénieurs est de réussir à maîtriser la complexité lors de la conception de ces systèmes et d'arriver à une conception rapide des systèmes monopuce sous de fortes contraintes de qualité et de temps de développement. Pour dépasser ce défi, les nouvelles méthodes de conception sont basées sur des concepts d'abstraction de haut niveau. La problématique de cette thèse est de comprendre les difficultés de la conception des systèmes sur puce commençant à un niveau d'abstraction élevé et d'essayer de trouver des méthodes ou techniques pour faciliter et accélérer leur développement. Nous nous sommes posé comme objectif d'étudier différentes méthodologies de prototypage des systèmes monopuce et les problèmes liés avec les niveaux d'abstraction et les outils de conception. Les contributions apportées par cette thèse, trouvent place dans la conception des systèmes multiprocesseurs hétérogènes à l'étape d'intégration de matériel et de logiciel à partir d'un modèle abstrait et dans le prototypage des applications monopuce multiprocesseur

Contrairement aux circuits synchrones, les circuits asynchrones fonctionnent avec un mécanisme de synchronisation local (sans signal d'horloge). Ils ont montré depuis de nombreuses années leur pertinence vis-à-vis des circuits synchrones grâce à leurs propriétés de robustesse, de faible consommation, de faible bruit et de modularité. Cependant, le manque actuel de méthodes et d'outils de conception est un frein à leur développement. Ce travail de thèse porte sur la définition d'une méthodologie de conception de circuits intégrés asynchrones quasi-insensibles aux délais (QDI). Les circuits QDI font partie de la classe des circuits asynchrones les plus robustes, propriété avantageuse pour les technologies à venir. <br />La méthode de conception proposée permet d'une part la modélisation dans un langage de haut niveau, et d'autre part la génération de circuits en portes logiques élémentaires et en portes de Muller. Cette méthode a été prototypée par le développement d'un outil de conception automatique de circuits asynchrones TAST («TIMA Asynchronous Synthesis Tools»). C'est un environnement de conception principalement composé d'un compilateur et d'un synthétiseur offrant la possibilité de générer des circuits asynchrones QDI avec différents modèles de circuits cibles (séquentiel, WCHB, PCHB et PCFB) en partant de descriptions de haut niveau décrites en langage CHP. Le résultat produit par le synthétiseur est une description VHDL de niveau porte qui peut cibler soit une technologie spécifique pour l'asynchrone, soit une bibliothèque de cellules standard (circuits précaractérisés ou FPGAs).

Le sujet traité dans cette thèse, concerne les liens entre la synthèse de haut niveau (HLS: High Level Synthesis) et la synthèse au niveau transfert de registres (RTL: Register Transfer Level). Il s'agit d'une adaptation de l'architecture résultat de la synthèse de haut niveau par transformation en une description (au niveau) RTL acceptée par les outils industriels actuels. Les objectifs visés par cette transformation, sont: accroître la flexibilité et l'efficacité, permettre la paramétrisation de l'architecture finale. A partir d'une description comportamentale décrite dans un language de description de materiel (la synthèse de haut niveau) génère une architecture au niveau transfert de registres, comprenant un contrôleur et un chemin de données. Le contrôleur et le chemin de données peuvent être synthétisés par des outils de synthèse RTL et logique existant pour réaliser un ASIC ou un FPGA. Cependant, pour des raisons d'efficacité, il est préférable de synthétiser le chemin de données par un compilateur de chemin de données. Nous allons dans un premier temps concevoir une méthode que nous appelerons personnalisation. Elle permet aux concepteurs d'adapter l'architecture générée aux outils de synthèse RTL et à toute structure particulière requise. Ensuite, nous définirons une méthode appelée Décomposition. Cette dernière fournira un moyen de décomposer un chemin de données en plusieurs sous chemins de données réguliers, pouvant être synthetisés de manière efficace par un compilateur de chemin de données. Enfin, nous présenterons la génération de chemins de données génériques, destinés à la réalisation d'architectures paramétrables au niveau RTL. Cet algorithme a été implanté dans le generateur de code VHDL à partir de la structure de données intermédiaire utilisée par AMICAL, un outil de synthèse de haut niveau.

Obtenir une estimation du taux d'erreurs induit par les phénomènes de basculement de bit (soft error<br />rate, SER) des équipements électroniques est d'un intérêt grandissant. Les standards publiés traitent principalement de la qualification des circuits de type mémoire. Il n'y a pas d'accord sur les méthodes de qualification des microprocesseurs. Dans ce contexte, cette thèse s'attache à définir une méthodologie permettant de prédire le SER d'un processeur à l'aide d'une approche en trois étapes: 1) En définissant une méthode de test sous radiation permettant d'obtenir de façon précise la sensibilité du circuit au rayonnement ionisant; 2) En présentant une analyse détaillée des mesures, dont le but est d'extraire un modèle statistique d'un test accéléré; 3) En utilisant cette empreinte statistique pour reproduire à l'aide d'injection de fautes le comportement du circuit étudié afin de prédire le comportement d'une application quelconque exécutée par le processeur.

Le réflectomètre six-portes est un dispositif de mesure en hyperfréquences qui permet de déterminer le facteur de réflexion d'un dispositif sous test (qui est directement lié avec son impédance d'entrée) ou alternativement de trouver le rapport en module et phase entre deux différents signaux. Ce type de mesure est utilisé très souvent dans le domaine des hyperfréquences, d'un coté dans les laboratoires pour caractériser des composants et de l'autre coté dans des applications comme les radars de sécurité pour les automobiles, les démodulateurs numériques ou le contrôle d'antennes adaptatives. <br /><P><br />L'un des avantages du réflectomètre six-portes par rapport aux autres systèmes qui mesurent les mêmes quantités est sa structure très simple : il s'agit essentiellement d'un circuit linéaire avec six accès dont quatre sont connectés à des détecteurs de puissance. Il est donc beaucoup plus facile à réaliser et moins coûteux que les autres types de système qui nécessitent généralement des composants plus sophistiqués comme par exemple des mélangeurs de bonne qualité. <br /><P><br />Après un calibrage du réflectomètre six-portes, il est possible de calculer le facteur de réflexion du dispositif sous test ou le rapport en module et phase entre deux signaux différents ainsi que des informations sur la précision de ces valeurs à partir des puissances mesurées par les quatre détecteurs. On peut donc dire que le calcul numérique à l'aide d'un ordinateur remplace le besoin de disposer d'un circuit de mesure très sophistiqué qui permet d'obtenir les résultats d'une manière plus directe. <br /><P><br />Malgré cet avantage considérable que présente la simplicité du circuit, les réflectomètres six-portes sont à ce jour surtout utilisés dans des laboratoires de métrologie en raison de la bonne précision des mesures qu'ils permettent de réaliser ; par contre, leur emploi dans des produits commercialisés est très faible et concerne principalement des applications très spécialisés. Il existe plusieurs raisons pour ce fait, entre autres la bande de fréquences assez réduite dans laquelle fonctionnent la plupart des réflectomètres six-portes, l'encombrement de certaines de ces structures qui contiennent souvent plusieurs coupleurs directifs, et aussi des problèmes qui peuvent apparaître dans la procédure de calibrage du système dans certaines situations. <br /><P><br />Dans cette thèse, nous présentons donc plusieurs développements pour résoudre ces problèmes afin de rendre possible une utilisation des réflectomètres six-portes à plus grande échelle dans des produits industriels. Il s'agit d'abord d'un algorithme de calibrage très robuste qui élimine les difficultés que pouvaient présenter dans certaines situations les algorithmes utilisés auparavant. Puis, nous avons développé un réflectomètre six-portes en technologie hybride à bas coût avec une surface de 20 cm² incluant les détecteurs de puissance, qui fonctionne sur une très large bande de fréquences, de 1.5 MHz à 2200 MHz. Finalement, nous présentons un réflectomètre six-portes que nous avons réalisé en technologie intégrée monolithique MMIC. Le circuit occupe une surface de 2.2 mm² incluant les détecteurs et fonctionne entre 1.3 GHz et 3.0 GHz. Ses meilleures caractéristiques se trouvent autour de la fréquence de 1.8 GHz, la fréquence de la nouvelle gamme de radiomobiles DCS 1800. <br /><P><br />Tous ces développements devraient beaucoup faciliter l'utilisation des réflectomètres six-portes dans des applications industrielles destinées à un grand public comme des radars de sécurité pour les automobiles ou des démodulateurs numériques pour les radiomobiles. Nous espérons que les résultats de notre travail aideront à convaincre un plus grand nombre de fabricants des avantages de ce dispositif encore relativement nouveau.

Les systèmes industriels sont de plus en plus miniaturisés et intégrés. Ils font cohabiter sur le même substrat différentes disciplines techniques (électronique analogique et numérique, optique, mécanique, thermique, différents capteurs ...). Le cycle de conception traditionnel en V ne répond plus aux exigences industrielles et beaucoup de problèmes restent à identifier et à résoudre pour avancer dans ce domaine. Les phénomènes perturbateurs prennent de plus en plus d'importance à mesure que la taille des systèmes diminue. Leur conception doit en tenir compte dés le début de la démarche.<br /> L'évolution industrielle dans ce domaine passe par la fourniture de procédures réalistes et productives pour améliorer le cycle de conception. Le Prototypage Virtuel constitue une voie intéressante pour cela en offrant la possibilité de réduire les temps et les coûts de développement par la formalisation, la capitalisation et la réutilisation de modèles informatiques directement simulables, ainsi que par l'application d'une méthodologie rigoureuse quant à leur conception. Parmi les langages de description matériels utilisables, VHDL-AMS semble un des plus adaptés. En effet, il permet de modéliser les systèmes multidisciplinaires de manière native et offre des possibilités de modélisation à haut niveau d'abstraction. De plus, ce langage se déploie de plus en plus au sein des industries, ce qui génère un nouveau public d'utilisateurs, n'ayant pas de connaissances des HDLs, pour lesquels la nouvelle génération de simulateurs graphiques s'avèrent très utiles.<br /> Cette thèse présente tout d'abord le travail effectué dans le cadre du RMNT sur la modélisation d'un dispositif optoélectronique à haut débit, courte portée et à fortes interactions thermiques et mécaniques de la société THALES. Cette étude a ensuite permis de dégager des éléments de méthodologie qui pourraient rendre la conception de modèles et la simulation de systèmes complexes plus en phase avec un marché toujours plus exigeant.

L'intérêt porté aux microcapteurs électrochimiques ChemFETs (Chemical Field Effect Transistor) ne cesse de croître, stimulé par leurs nombreuses applications. Au cours de cette thèse, différentes structures de ChemFETs à canal non préformé et préformé ont été étudiées, simulées et réalisées. Le procédé technologique et l'encapsulation des ChemFETs à canal préformé ont été mis au point. Les caractéristiques électrochimiques de ces structures ChemFETs ont été effectuées afin de mettre en évidence l'influence du régime de fonctionnement du ChemFETs sur leurs paramètres de détection (sensibilité, linéarité&). Le microcapteur générique pH-ChemFET (grille SiO2/Si3N4) a été adapté à la détection de l'ion ammonium aboutissant à la réalisation de pNH4-ChemFET (grille SiO2/Si3N4/PSX). L'utilisation des techniques de photolithographie a permis la fabrication collective des couches ionosensibles à base d'une matrice organique en polysiloxane (PSX) et d'un ionophore associé: nonactine. La fonctionnalité des pH-ChemFETs et pNH4-ChemFETs a été vérifiée expérimentalement pour la gamme de concentration pH = [2-11] et pNH4 = [1-5] respectivement.