No description available.

La maîtrise de la communication et de l'information est un atout primordial dans les stratégies de pouvoir, qu'elles soient militaires, politiques ou commerciales. Celui qui est capable de transmettre l'information plus vite prend l'avantage sur les autres. Tel est le moteur de la croissance et du progrès dans le domaine des télécommunications. L'omniprésence grandissante des dispositifs communicants témoigne de l'expansion exponentielle qu'a connu ce domaine depuis les premières communications sans fil. À l'époque du all-in-one, la multiplication des applications au sein d'un même appareil nécessite l'utilisation de composants toujours plus performants et petits . Au cœur de ces systèmes, les filtres ont une importance grandissante. Dans un environnement spatial, les contraintes de fiabilité et d'encombrement sont particulièrement drastiques. Le choix des matériaux est par ailleurs limité, ce qui réduit les possibilités d'innovation. Cependant, l'amélioration de la précision et de la fiabilité dans les technologies de fabrication ouvre de nouvelles perspectives d'innovation et d'amélioration des composants. Ces travaux ont ainsi été motivés par ce souci d'apporter toujours plus de performance et de fiabilité, pour un encombrement moindre en tirant profit du potentiel offert par l'association du concept SIW et de la technologie LTCC. Les résultats mettent à jour de sérieuses dispersions technologiques. Cependant, le potentiel de l'association SIW/LTCC est démontré, et les difficultés rencontrées sont surmontables. Les filtres SIW en technologie LTCC présentent donc des atouts pour s'imposer comme une alternative sérieuse aux solutions existantes. / Control of communication and information is a key asset in the strategies of power, whether military, political or commercial. Whoever is able to transmit information faster takes advantage of others. This is the engine of growth and progress in the field of telecommunications. The growing ubiquity of communicating devices demonstrates the exponential growth experienced by this area since the first wireless communications. At the time of all-in-one, multiple applications within a single device requires the use of ever more powerful and small components. At the heart of these systems, filters are becoming increasingly important. In a space environment, reliability constraints and space are particularly dramatic. The choice of materials is also limited, which reduces the possibilities of innovation. However, the improvement of accuracy and reliability in manufacturing technologies opens new opportunities for innovation and improved components. This work has been motivated by the desire to bring more performances and reliability, a smaller footprint by taking advantage of the potential offered by combining the concept SIW and LTCC. The results update serious technological dispersions. However, the potential association SIW / LTCC is shown, and the difficulties are surmountable. SIW filters in LTCC therefore have advantages for itself as a serious alternative to existing solutions.

La miniaturisation des composants CMOS (Complementary Metal Oxide Semiconductor) impose l'emploi de matériaux diélectriques de permittivité élevée. LaAlO₃ et SrTiO₃ sont aujourd'hui parmi les meilleurs candidats ; toutefois, la diffusion de l'oxygène dans ces matériaux conduit à la dégradation des propriétés électriques et de l'interface avec le silicium. Ce travail théorique a pour but d'étudier les facteurs gouvernant, à l'échelle de la liaison chimique, la diffusion de l'ion oxygène. L'approche choisie repose sur la théorie de la fonctionnelle de la densité (DFT), couplée à des méthodes d'analyse de la densité électronique, et sur le développement d'un outil original : les cartes de densité d'énergie. Les régions de la densité électronique contribuant à la barrière de diffusion ont ainsi pu être identifiées; une optimisation de ces matériaux à l'échelle de la liaison chimique peut alors être envisagée.

Miniaturiser les composants impose des changements radicaux pour l'élaboration des dispositifs micro électroniques du futur. Dans ce cadre, les oxydes de grille MOS atteignent des épaisseurs limites qui les rendent perméables aux courants de fuite. Une solution est de remplacer le SiO2 par un matériau de permittivité plus élevée permettant l'utilisation de couches plus épaisses pour des performances comparables. Dans ce travail nous présentons une modélisation multi-échelle de la croissance par couche atomique (ALD) d'HfO2 sur Si permettant de relier la nano-structuration d'une interface au procédé d'élaboration. Nous montrons que la connaissance de processus chimiques élémentaires, via des calculs DFT, permet d'envisager une simulation procédé qui repose sur le développement d'un logiciel de type Monte Carlo Cinétique nommé "HIKAD". Au delà des mécanismes les plus évidents, adsorption, désorption, décomposition et hydrolyse des précurseurs sur la surface, nous introduirons la notion de mécanismes de densification des couches d'oxyde déposées. Ces mécanismes sont l'élément clé permettant de comprendre comment s'effectue la croissance de la couche en termes de couverture. Mais au delà de cet aspect ils nous permettent d'appréhender comment, à partir de réactions de type moléculaire le système évolue vers un matériau massif. Nous discuterons ces divers éléments à la lumière de résultats de caractérisations obtenus récemment sur le plan expérimental du dépôt d'oxydes d'hafnium.

Afin de satisfaire aux exigences de plus en plus contraignantes imposées par la Roadmap ITRS, l'industrie microélectronique doit aujourd'hui envisager un certain nombre de révolutions dans ses procédés de fabrication des composants. En effet, la seule miniaturisation des dimensions du transistor à effet de champ Métal-Oxyde-Semiconducteur (MOSFET) ne suffit plus à améliorer les performances des dispositifs électroniques et de nouvelles approches doivent être imaginées. Parmi les solutions envisagées, l'une des plus prometteuses consiste à remplacer l'isolant de grille «historique» en oxyde de silicium (SiO2) et la grille en polysilicium par un couple constitué d'une grille métallique et d'un matériau isolant possédant une plus forte permittivité diélectrique. Ce travail présente ainsi les effets du couple grille TiN/dioxyde d'hafnium HfO2 sur les performances électriques d'un MOSFET en étudiant un paramètre caractéristique du transport électrique dans le canal de conduction, à savoir la mobilité des porteurs libres en régime d'inversion. Pour ce faire, une étude théorique des différentes interactions limitant la mobilité des porteurs dans ces nouvelles architectures a d'une part été réalisée. D'autre part, des techniques expérimentales innovantes d'extraction de la mobilité ont été développées (magnétorésistance, split C-V pulsé) pour caractériser finement nos dispositifs. La conjonction de ces deux approches a ainsi permis de déterminer avec précision les interactions prédominantes dans la réduction de mobilité des porteurs liées à l'utilisation d'une grille métallique TiN et d'un oxyde de grille de forte permittivité HfO2.

Afin d'améliorer les performances électriques des circuits intégrés (densité d'intégration, vitesse et fiabilité), des matériaux à permittivité élevée sont introduits dans les composants passifs, notamment les capacités " Métal-Isolant-Métal " (MIM). De nombreux diélectriques, allant d'une permittivité moyenne (SixNy, Ta2O5, HfO2, ZrO2) à très élevée (les pérovskites SrTiO3 et BaTiO3) en passant par les alliages de plusieurs éléments (HfTiO, TiTaO ou Pb(ZrxTi1-x)O3) sont largement étudiés comme candidats prometteurs. Ces composants et ces matériaux ont pour vocation de fonctionner à des fréquences de plus en plus élevées, jusqu'à plusieurs gigahertz. La permittivité complexe Er (permittivité réelle E'r et pertes E''r) des diélectriques peut varier avec la fréquence : des phénomènes de relaxation et de résonance peuvent apparaître. La caractérisation de ces matériaux et l'évaluation des performances des composants intégrant ces diélectriques deviennent nécessaires sur une très large bande de fréquence. Ce travail de thèse a pour objectifs d'obtenir les caractéristiques électriques des diélectriques sur une très large bande de fréquences, du continu à plusieurs dizaines de gigahertz, en configuration in-situ, c'est-à-dire en films minces et avec les mêmes procédés d'intégration que dans le composant MIM final. Pour cela, un outil générique, allant du développement de la technologie nécessaire à la réalisation des structures de test et aux procédures d'extraction des propriétés à hautes fréquences, a été développé, validé grâce au SixNy puis appliqué à différents diélectriques : AlN [1], TiTaO [2], HfO2 et ZrO2 [3,4]. [1] T. Bertaud et al., Microelectron. Eng. 88, 564 (2011). [2] T. Bertaud et al., J. Appl. Phys. 110, 044110 (2011). [3] T. Bertaud et al., IEEE Electr. Device L. 31 (2), 114 (2010). [4] T. Bertaud et al., IEEE T. Compon. Pack. 2 (3), 502 (2012).

The continuous and aggressive dimensional miniaturization ofthe conventional complementary-metal-oxide semiconductor (CMOS)architecture has been the main impetus for the vast growth ofIC industry over the past decades. As the CMOS downscalingapproaches the fundamental limits, unconventional materials andnovel device architectures are required in order to guaranteethe ultimate scaling in device dimensions and maintain theperformance gain expected from the scaling. This thesisinvestigates both unconventional materials for the gate stackand the channel and a novel notched-gate device architecture,with the emphasis on the challenging issues in processintegration. High-κ gate dielectrics will become indispensable forCMOS technology beyond the 65-nm technology node in order toachieve a small equivalent oxide thickness (EOT) whilemaintaining a low gate leakage current. HfO2and Al2O3as well as their mixtures are investigated assubstitutes for the traditionally used SiO2in our MOS transistors. These high-κ filmsare deposited by means of atomic layer deposition (ALD) for anexcellent control of film composition, thickness, uniformityand conformality. Surface treatments prior to ALD are found tohave a crucial influence on the growth of the high-κdielectrics and the performance of the resultant transistors.Alternative gate materials such as TiN and poly-SiGe are alsostudied. The challenging issues encountered in processintegration of the TiN or poly-SiGe with the high-k are furtherelaborated. Transistors with TiN or poly-SiGe/high-k gate stackare successfully fabricated and characterized. Furthermore,proof-of-concept strained-SiGe surface-channel pMOSFETs withALD high-κ dielectrics are demonstrated. The pMOSFETs witha strained SiGe channel exhibit a higher hole mobility than theuniversal hole mobility in Si. A new procedure for extractionof carrier mobility in the presence of a high density ofinterface states found in MOSFETs with high-κ dielectricsis developed. A notched-gate architecture aiming at reducing the parasiticcapacitance of a MOSFET is studied. The notched gate is usuallyreferred to as a local thickness increase of the gatedielectric at the feet of the gate above the source/drainextensions. Two-dimensional simulations are carried out toinvestigate the influence of the notched gate on the static anddynamic characteristics of MOSFETs. MOSFETs with optimizednotch profile exhibit a substantial enhancement in the dynamiccharacteristics with a negligible effect on the staticcharacteristics. Notched-gate MOSFETs are also experimentallyimplemented with the integration of a high-κ gatedielectric and a poly-SiGe/TiN bi-layer gate electrode. Key words:CMOS technology, MOSFET, high-κ, gatedielectric, ALD, surface pre-treatment, metal gate, poly-SiGe,strained SiGe, surface-channel, buried-channel, notchedgate.

A wide variety of novel complementary-metal-oxide-semiconductor (CMOS) devices that are strong contenders for future high-speed and low-noise RF circuits have been evaluated by means of static electrical measurements and low-frequency noise characterizations in this thesis. These novel field-effect transistors (FETs) include (i) compressively strained SiGe channel pMOSFETs, (ii) tensile strained Si nMOSFETs, (iii) MOSFETs with high-k gate dielectrics, (iv) metal gate and (v) silicon-on-insulator (SOI) devices. The low-frequency noise was comprehensively characterized for different types of operating conditions where the gate and bulk terminal voltages were varied. Detailed studies were made of the relationship between the 1/f noise and the device architecture, strain, device geometry, location of the conduction path, surface cleaning, gate oxide charges and traps, water vapour annealing, carrier mobility and other technological factors. The locations of the dominant noise sources as well as their physical mechanisms were investigated. Model parameters and physical properties were extracted and compared. Several important new insights and refinements of the existing 1/f noise theories and models were also suggested and analyzed. The continuing trend of miniaturizing device sizes and building devices with more advanced architectures and complex materials can lead to escalating 1/f noise levels, which degrades the signal-to-noise (SNR) ratio in electronic circuits. For example, the 1/f noise of some critical transistors in a radio receiver may ultimately limit the information capacity of the communication system. Therefore, analyzing electronic devices in order to control and find ways to diminish the 1/f noise is a very important and challenging research subject. We present compelling evidence that the 1/f noise is affected by the distance of the conduction channel from the gate oxide/semiconductor substrate interface, or alternatively the vertical electric field pushing the carriers towards the gate oxide. The location of the conduction channel can be varied by the voltage on the bulk and gate terminals as well by device engineering. Devices with a buried channel architecture such as buried SiGe channel pMOSFETs and accumulation mode MOSFETs on SOI show significantly reduced 1/f noise. The same observation is made when the substrate/source junction is forward biased which decreases the vertical electric field in the channel and increases the inversion layer separation from the gate oxide interface. A 1/f noise model based on mobility fluctuations originating from the scattering of electrons with phonons or surface roughness was proposed. Materials with a high dielectric constant (high-k) is necessary to replace the conventional SiO2 as gate dielectrics in the future in order to maintain a low leakage current at the same time as the capacitance of the gate dielectrics is scaled up. In this work, we have made some of the very first examinations of 1/f noise in MOSFETs with high-k structures composed by layers of HfO2, HfAlOx and Al2O3. The 1/f noise level was found to be elevated (up to 3 orders of magnitude) in the MOSFETs with high-k gate dielectrics compared to the reference devices with SiO2. The reason behind the higher 1/f noise is a high density of traps in the high-k stacks and increased mobility fluctuation noise, the latter possibly due to noise generation in the electron-phonon scattering that originates from remote phonon modes in the high-k. The combination of a TiN metal gate, HfAlOx and a compressively strained surface SiGe channel was found to be superior in terms of both high mobility and low 1/f noise. / QC 20100928

<p>The continuous and aggressive dimensional miniaturization ofthe conventional complementary-metal-oxide semiconductor (CMOS)architecture has been the main impetus for the vast growth ofIC industry over the past decades. As the CMOS downscalingapproaches the fundamental limits, unconventional materials andnovel device architectures are required in order to guaranteethe ultimate scaling in device dimensions and maintain theperformance gain expected from the scaling. This thesisinvestigates both unconventional materials for the gate stackand the channel and a novel notched-gate device architecture,with the emphasis on the challenging issues in processintegration.</p><p>High-κ gate dielectrics will become indispensable forCMOS technology beyond the 65-nm technology node in order toachieve a small equivalent oxide thickness (EOT) whilemaintaining a low gate leakage current. HfO₂and Al₂O₃as well as their mixtures are investigated assubstitutes for the traditionally used SiO₂in our MOS transistors. These high-κ filmsare deposited by means of atomic layer deposition (ALD) for anexcellent control of film composition, thickness, uniformityand conformality. Surface treatments prior to ALD are found tohave a crucial influence on the growth of the high-κdielectrics and the performance of the resultant transistors.Alternative gate materials such as TiN and poly-SiGe are alsostudied. The challenging issues encountered in processintegration of the TiN or poly-SiGe with the high-k are furtherelaborated. Transistors with TiN or poly-SiGe/high-k gate stackare successfully fabricated and characterized. Furthermore,proof-of-concept strained-SiGe surface-channel pMOSFETs withALD high-κ dielectrics are demonstrated. The pMOSFETs witha strained SiGe channel exhibit a higher hole mobility than theuniversal hole mobility in Si. A new procedure for extractionof carrier mobility in the presence of a high density ofinterface states found in MOSFETs with high-κ dielectricsis developed.</p><p>A notched-gate architecture aiming at reducing the parasiticcapacitance of a MOSFET is studied. The notched gate is usuallyreferred to as a local thickness increase of the gatedielectric at the feet of the gate above the source/drainextensions. Two-dimensional simulations are carried out toinvestigate the influence of the notched gate on the static anddynamic characteristics of MOSFETs. MOSFETs with optimizednotch profile exhibit a substantial enhancement in the dynamiccharacteristics with a negligible effect on the staticcharacteristics. Notched-gate MOSFETs are also experimentallyimplemented with the integration of a high-κ gatedielectric and a poly-SiGe/TiN bi-layer gate electrode.</p><p><b>Key words:</b>CMOS technology, MOSFET, high-κ, gatedielectric, ALD, surface pre-treatment, metal gate, poly-SiGe,strained SiGe, surface-channel, buried-channel, notchedgate.</p>

Two graphene layers placed in close proximity offer a unique system to investigate interacting electron physics as well as to test novel electronic device concepts. In this system, the interlayer spacing can be reduced to value much smaller than that achievable in semiconductor heterostructures, and the zero energy band-gap allows the realization of coupled hole-hole, electron-hole, and electron-electron two-dimensional systems in the same sample. Leveraging the fabrication technique and electron transport study in dual-gated graphene field-effect transistors, we realize independently contacted graphene double layers separated by an ultra-thin dielectric. We probe the resistance and density of each layer, and quantitatively explain their dependence on the backgate and interlayer bias. We experimentally measure the Coulomb drag between the two graphene layers for the first time, by flowing current in one layer and measuring the voltage drop in the opposite layer. The drag resistivity gauges the momentum transfer between the two layers, which, in turn, probes the interlayer electron-electron scattering rate. The temperature dependence of the Coulomb drag above temperatures of 50 K reveals that the ground state in each layer is a Fermi liquid. Below 50 K we observe mesoscopic fluctuations of the drag resistivity, as a result of the interplay between coherent intralayer transport and interlayer interaction. In addition, we develop a technique to directly measure the Fermi energy in an electron system as a function of carrier density using double layer structure. We demonstrate this method in the double layer graphene structure and probe the Fermi energy in graphene both at zero and in high magnetic fields. Last, we realize dual-gated bilayer graphene devices, where we investigate quantum Hall effects at zero energy as a function of transverse electric field and perpendicular magnetic field. Here we observe a development of v = 0 quantum Hall state at large electric fields and in high magnetic fields, which is explained by broken spin and valley spin symmetry in the zero energy Landau levels. / text