Ce travail de thèse est consacré à la réalisation d’une diode Schottky de puissance sur 3C-SiC épitaxié sur silicium. La majeure partie de ce travail a donc consisté à étudier la réalisation du contact ohmique. Pour cela, plusieurs métaux ont été étudiés et caractérisés électriquement à l’aide de motifs TLM. Parmi ces métaux, l’empilement Ti-Ni a montré de bons résultats de résistance spécifique de contact (autour de 10-5 O.cm²) à la fois sur des couches dopées in situ et implantées (azote ou phosphore). Cette étude électrique a été complétée par une analyse physique des couches. La réalisation du contact Schottky a également été étudiée. L’utilisation de platine pour l’anode a permis d’obtenir une hauteur de barrière et un facteur d’idéalité respectivement de 0,56 eV et de 1,24 à partir d’une structure verticale. Enfin, ces résultats nous ont permis de proposer une nouvelle structure latérale dans laquelle nous pourrons intégrer les étapes définies tout au long de ce travail. / This study was dedicated to the achievement of a power Schottky diode to 3C-SiC grown on silicon. A major part of this work has consisted in studying the achievement of ohmic contacts. To do that, several metal have been studied and electrically characterized using TLM patterns. Among these metals, the Ti-Ni stacking has shown good results of specific contact resistance (around 10-5 O.cm²) both on in situ highly doped samples and implanted samples (with nitrogen or phosphorus). This electrical study has been completed with physical characterization of the 3C-SiC. Schottky contacts have then been studied. The use of platinum to make the anode in a vertical structure has shown the best result with a barrier height of 0.56 eV and an ideality factor of 1.24. Finally, these results allowed us to propose a new lateral Schottky diode structure in which we will integrate the different steps defined in this work.

Parmi les polytypes les plus connus du carbure de silicium (SiC), le polytype cubique (3C-SiC), est le seul qui peut croitre sur des substrats silicium. L’hétérostructure 3C-SiC/Si est intéressante non seulement pour son faible coût de production mais aussi pour la conception de Systèmes Micro-Electro-Mécaniques (« MEMS »). La valeur élevée du module de Young du 3C-SiC, comparé à celui du silicium, permettrait à des cantilevers submicroniques, fabriqués à partir de films minces de 3C-SiC, de vibrer à ultra-hautes fréquences (>100MHz). Cette haute fréquence de résonance est la clé pour obtenir un système AFM non-contact ultra-sensible et rapide. Cependant, il n’existe pas de cantilever en SiC disponible sur le marché en raison de la difficulté à élaborer des films minces de 3C-SiC de bonne qualité, la technique de synthèse la plus utilisée étant le Dépôt Chimique en phase Vapeur (CVD). La raison première de cette difficulté à obtenir un matériau de bonne qualité réside essentiellement dans l’important désaccord de maille et la différence de dilatation thermique entre le 3C-SiC et Si qui génèrent des défauts cristallins à l’interface et jusqu’à la surface du film de 3C-SiC, la zone la plus défectueuse se localisant auprès de l’interface……. / Among aIl the well known polytypes ofihe silicon carbide (SiC), the cubic polytype (3C-SiC) is the only one that min be grown on silicon substrates. This heterostructure 3C SiC/Si ta interesting not only for its low production cost but also for the design of tise Micro-Electro-Mechanical Systems (MEMS). The high value ofthe Young’s modulis the 3C-SiC, compared to the silicon, allows submicronic cantilevers, fabrmcated from tIse 3C-SiC thin filins, to resonate at ultra-high frequency (>100MHz). The high resonant frequency is the key to obtain s fast, ultra-sensitive non-contact AFM systein.However, there isn’t any SiC cantilevers available on the market because of the difficulty to elaborate gond quality 3C-SiC thin films, with tIse Chemical Vapor Deposition (CVD) technique being tIse most frequently used synthesis technology. Tise first reason of tIse difficulty with the CVD technology to obtain gond quality thin film rests essentially in the important lattice mismatch and the difference in thermal expansion coefficient existing between 3C SiC and Si which generate crystalline defects at the interface and propagating tilI the 3C-SiC filin surface, with the inost defective zone localizing near the interface…….

Ce travail concerne l'ajout de GeH4 au système de précurseurs gazeux classique SiH4+C3H8 pour la croissance épitaxiale de SiC par dépôt chimique en phase vapeur. L'objectif principal était d'explorer l'influence de la présence de l'élément Ge (impureté isoélectronique à SiC), dans la matrice SiC ou à sa surface, sur les mécanismes de croissance et sur la qualité et les propriétés des couches minces déposées. La croissance épitaxiale a été réalisée dans la gamme de température 1450-1600°C sur des substrats 4H-SiC(0001) désorientés fortement (4° et 8°) ou faiblement (0° et 1°). Sur les germes désorientés, nous avons exploré l'impact des atomes de Ge sur la qualité des couches homoépitaxiales, d'un point de vue morphologique et structural. Les mécanismes d'incorporation de cette impureté ont été étudiés en fonctions des paramètres de croissance. Il a été montré que l'incorporation de cet élément peut être contrôlée dans la gamme 1x1016 - 7x1018 at.cm-3. De plus, cette incorporation de Ge s'accompagne d'une augmentation du dopage de type n. Les caractérisations électriques de ces couches montrent une amélioration de la mobilité et de la conductivité électrique du matériau 4H-SiC sans aucun impact négatif sur les caractéristiques de contact Schottky. Sur les substrats faiblement désorientés, GeH4 a été ajouté à la phase gazeuse uniquement pendant l'étape de préparation de la surface, c’est-à-dire avant d'initier la croissance de SiC. Il a été montré que des couches hétéroépitaxiales de 3C-SiC exemptes de macles peuvent être déposées dans une fenêtre de conditions expérimentales (température et flux de GeH4). Un mécanisme permettant l'élimination des macles a été proposé. Il implique une étape transitoire de croissance homoépitaxiale, favorisée par la présence de Ge liquide à la surface, suivie de la nucléation de 3C-SiC sur les larges terrasses résultant du facettage des marches. Ces couches de 3C-SiC ont été caractérisées électriquement par microscopie à force atomique en mode conduction / In this work, addition of GeH4 gas to the classical SiH4+C3H8 precursor system is reported for the epitaxial growth of SiC by chemical vapor deposition. The main objective of this fundamental study is to explore the influence of Ge presence within SiC lattice or at its surface on the overall growth mechanism and the grown layer quality and properties. Epitaxial growth was performed either on high off axis (8 and 4°) or low off-axis (1° and on-axis) 4H-SiC substrate in the temperature range 1450-1600°C. On high off-axis seeds, we discussed the impact of Ge atoms on the homoepitaxial layer quality from surface morphological and structural point of view. Ge incorporation mechanism in these layers as a function of growth parameters was also investigated. The Ge incorporation can be controlled from 1x1016 - 7x1018 at.cm-3. Moreover, a clear link between n-type doping and Ge incorporation was found. Electrical characterizations of these layers show an improvement of electron mobility and conductivity of 4H-SiC material while the performances of Schottky contacts were not negatively impacted. On low off-axis seeds, GeH4 was added to the gas phase only during the surface preparation step, i.e. before starting the SiC growth. It was found that there is a conditions window (temperature and GeH4 flux) for which heteroepitaxial 3C-SiC twin free layers can be grown. Interpretation of the results allowed proposing a mechanism leading to twin boundary elimination. It involves a transient homoepitaxial growth step, favored by the presence of liquid Ge at the surface, followed by 3C nucleation when large terraces are formed by step faceting. Electrical characteristics of the twin free 3C-SiC layers were studied using conductive atomic force microscopy (c-AFM)

This thesis is dedicated to investigation of carrier dynamics in 3C-SiC crystals and heterostructures by using light-induced transient gratings and differential transmission techniques. The experimental studies in a wide range of excess carrier densities and temperatures revealed the influence of several particular growth conditions in different growth techniques on electronic properties of grown layers, and hence, a possibility to characterize indirectly the structural perfection of a layer by non-destructive optical means. Based on these results, we were able to evaluate and compare quality of 3C-SiC specimens manufactured by nearly all currently available growth techniques and to distinguish the most promising growth methods for 3C-SiC semiconductor. Moreover, we found a novel way, based on DT technique, to determine the carrier trap concentration in finite thickness layers, as well as to attribute them to specific impurity species. Finally, we investigated the influence of substrate surface features on carrier lifetime and mobility of the overgrown layers. / Disertacija yra skirta krūvininkų dinamikos tyrimams 3C-SiC kristaluose ir heterostruktūrose naudojant šviesa indukuotų dinaminių gardelių ir diferencinio pralaidumo metodikas. Atlikti tyrimai plačiame žadinimų ir temperatūros intervale atskleidė skirtingų auginimo technologijų ir jų tam tikrų parametrų įtaką opto-elektroninėms užaugintų sluoksnių savybėms, kas įgalino atlikti medžiagos neardančią, optinę kristalų struktūrinės kokybės charakterizaciją. Remiantis gautais rezultatais mes galėjome palyginti visomis plačiausiai naudojamomis auginimo technologijomis užaugintų 3C-SiC bandinių kokybę, taigi ir įvertinti perspektyviausią 3C-SiC puslaidininkio auginimo metodą. Šiame darbe atradome naują būdą, paremtą diferencinio pralaidumo metodika, krūvininkų gaudyklių koncentracijos ir šių priemaišinių atomų prigimties nustatymui pakankamai plonuose sluoksniuose. Taip pat, tyrėme padėklo paviršiaus įtaką krūvininkų gyvavimo laikui ir judriui epitaksiniuose sluoksniuose.

Disertacija yra skirta krūvininkų dinamikos tyrimams 3C-SiC kristaluose ir heterostruktūrose naudojant šviesa indukuotų dinaminių gardelių ir diferencinio pralaidumo metodikas. Atlikti tyrimai plačiame žadinimų ir temperatūros intervale atskleidė skirtingų auginimo technologijų ir jų tam tikrų parametrų įtaką opto-elektroninėms užaugintų sluoksnių savybėms, kas įgalino atlikti medžiagos neardančią, optinę kristalų struktūrinės kokybės charakterizaciją. Remiantis gautais rezultatais mes galėjome palyginti visomis plačiausiai naudojamomis auginimo technologijomis užaugintų 3C-SiC bandinių kokybę, taigi ir įvertinti perspektyviausią 3C-SiC puslaidininkio auginimo metodą. Šiame darbe atradome naują būdą, paremtą diferencinio pralaidumo metodika,krūvininkų gaudyklių koncentracijos ir šių priemaišinių atomų prigimties nustatymui pakankamai plonuose sluoksniuose. Taip pat, tyrėme padėklo paviršiaus įtaką krūvininkų gyvavimo laikui ir judriui epitaksiniuose sluoksniuose. / This thesis is dedicated to investigation of carrier dynamics in 3C-SiC crystals and heterostructures by using light-nduced transient gratings and differential transmission techniques. The experimental studies in a wide range of excess carrier densities and temperatures revealed the influence of several particular growth conditions in different growth techniques onelectronic properties of grown layers, and hence, a possibility to characterize indirectly the structural perfection of a layer by non-destructive optical means. Based on these results, we were able to evaluate and compare quality of 3C-SiC specimens manufactured by nearly all currently available growth techniques and to distinguish the most promising growth methods for 3C-SiC semiconductor. Moreover, we found a novel way, based on DT technique, to determine the carrier trap concentration in finite thickness layers, as well as to attribute them to specific impurity species. Finally, we investigated the influence of substratesurface features on carrier lifetime and mobility of the overgrown layers.

Ces travaux de thèse sont consacrés à l’étude de l’activation des dopants implantés dans le carbure de silicium. L’objectif est de proposer des conditions d’implantation optimisées pour réaliser le dopage de type n dans le 3C-SiC et de type p dans le 4H-SiC.Nous avons tout d’abord étudié les implantations de type n dans le 3C-SiC. Pour cela, des implantations de N, de P et une co-implantation N&P avec les recuits d’activation associés ont été étudiés. L’implantation d’azote suivie d’un recuit à 1400°C-30min a permis une activation proche de 100% tout en conservant une bonne qualité cristalline. Une étude sur les propriétés électriques des défauts étendus dans le 3C-SiC a également été réalisée. A l’aide de mesures SSRM, nous avons mis en évidence l’activité électrique de ces défauts, ce qui rend difficile la réalisation de composants électroniques sur le 3C-SiC.Nous avons ensuite réalisé une étude du dopage de type p par implantation d’Al dans le 4H-SiC, en fonction de la température d’implantation et du recuit d’activation. Nous avons pu montrer qu’une implantation à 200°C suivie d’un recuit à 1850°C-30min donne les meilleures résultats en termes de propriétés physiques et électriques. / This work was dedicated to the activation of implanted dopants in 3C-SiC and 4H-SiC. The goal is to propose optimized process conditions for n-type implantation in 3C-SiC and for p-type in 4H-SiC.We have first studied the n-type implantation in 3C-SiC. To do so, N, P implantations, N&P co-implantation and the associated annealings were performed. The nitrogen implanted sample, annealed at 1400°C-30 min evidences a dopant activation rate close to 100% while maintaining a good crystal quality. Furthermore, the electrical properties of extended defects in 3C-SiC have been studied. Using the SSRM measurements, we have evidenced for the first time that these defects have a very high electrical activity and as a consequence on future devices.Then, we have realized a study on p-type doping by Al implantation in 4H-SiC with different implantation and annealing temperatures. Al implantation at 200°C followed by an annealing at 1850°C-30min lead to the best results in terms of physical and electrical properties.

L'objectif de ce travail a été de comprendre les mécanismes menant à la formation de Nitrure de Gallium monocristallin ( GaN ) sur substrat de silicium par croissance cristalline en configuration Vapeur-Liquide-Solide (VLS), à partir d'une phase liquide de gallium, dans la perspective d'un amélioration ultérieure de la qualité des couches hétéro-épitaxiales de GaN sur silicium destinées aux composants pour l'électronique de puissance.Notre étude s'est concentrée autour de la croissance sur couche-germe 3C-SiC déposée par CVD sur silicium, l'ajout de cette couche intermédiaire permettant d'obtenir des couches de GaN en compression, tout en évitant les interactions chimiques entre le silicium du substrat et le Ga liquide.Une étude expérimentale paramétrique a mis en lumière la sensibilité de la croissance du GaN vis à vis des principaux paramètres de croissance ( température, flux de précurseur azoté ), et en particulier l'influence de ces paramètres sur les proportions des quantités formées des deux polytypes les plus stables du GaN ( 3C-GaN et 2H-GaN ). Nous avons montré, par exemple, qu'une simple variation de 50°C de la température conduit à une variation importante du mode de nitruration des gouttes de gallium, et à un changement radical du polytype majoritaire du GaN formé. Nous avons aussi montré que la croissance cristalline du GaN est très sensible à l'état de surface de la couche-germe CVD de 3C-SiC hétéro-épitaxial. Celle-ci est composée d'une coalescence d'îlots de SiC. Cette morphologie particulière impose sa géométrie quasi-périodique à la distribution des gouttes de gallium et peut favoriser la nucléation du GaN en périphérie des gouttes dans les premiers stades de la croissance.A partir des résultats de cette exploration préliminaire, nous avons pu identifier des conditions de croissance permettant de réaliser une couche quasi-continue de GaN par coalescence de cristallites résultant de la nitruration de gouttes de gallium liquide submicroniques / The aim of this work was to understand the mechanisms that lead to the formation of monocrystalline gallium nitride ( GaN ) on silicon substrate by crystalline growth with the Vapor-Liquid-Solid (VLS) configuration, from a gallium liquid phase, in the perspective of an ulterior improvement of the GaN hetero-epitaxial layers quality on silicon intended for power electronics components. Our study focused on the growth on 3C-SiC seed-layer deposited by CVD on silicon, this layer adding permits to obtain GaN layers in compression with avoiding any interactions between the silicon substrate and the liquid gallium. A parametric experimental study has enlightened the sensitivity of the GaN growth with the growth conditions (the temperature, the flux of the nitrogen precursor) and particularly the influence of the parameters on the ratio of formed quantities of the two most stable GaN polytypes (3C-GaN ou 2H-GaN). We have shown, for example, that a simple variation of 50°C of the temperature permits an important variation of the gallium droplets nitriding mod, and of the GaN preferential polytype. We also showed that the growth of GaN is very sensitive to surface state of the 3C-SiC CVD hetero-epitaxial seed-layer. This one is composed of some SiC coalescing islands. This peculiar morphology imposes its quasi-periodic geometry at the gallium droplet distribution and can favor the GaN nucleation at the droplet periphery during the first stage of the growth. From the results of this preliminary exploration, we were able to identify some growth conditions allowing to obtain an almost continued layer of GaN resulting of the nitriding of submicronic liquid gallium droplets

Pour les futures applications en télécommunications 5G, des substrats à base de silicium présentant une faible perte de signal et une excellente linéarité sont nécessaires. Parmi les solutions envisagées, la technologie RF-SOI est la plus avancée. Son empilement contient une couche de Haute Résistivité (HR), riche en pièges pour les porteurs de charges, composée de silicium polycristallin (poly-Si) de haute pureté déposée sur l’oxyde natif d'un substrat HR (HR-Si). Ce système présente certaines limitations provenant essentiellement de l'interface HR-Si/SiO2 et de sa stabilité thermique, mais également de la résistivité insuffisante de la couche riche en pièges. L'objectif principal de cette thèse était d'explorer des approches innovantes pour résoudre ces difficultés tout en restant compatible avec la technologie silicium. Afin d’atteindre ces objectifs, du carbone a été ajouté dans le système au cours des différentes étapes d'élaboration: i) remplacement de la couche interfaciale de SiO2 par une couche mince de 3C-SiC et ii) ajout de carbone pendant le dépôt de poly-Si.En utilisant la technique de dépôt chimique en phase vapeur à pression atmosphérique, des couches HR de poly-Si à l'état de l'art ont été déposée sur oxyde natif avec une épaisseur pouvant aller jusqu'à quelques dizaines de µm. Les résultats ont montré que la résistivité de la couche de poly-Si n'était pas directement dépendante de la taille moyenne des grains. Le remplacement de l'oxyde interfacial par une couche mince de mono- ou de poly-SiC, ainsi que l'adaptation des conditions de croissance ont permis d'atteindre des propriétés équivalentes à l'état de l'art des couches HR de poly-Si. Cet empilement a l'avantage d'être plus stable thermiquement en évitant la dissolution de la couche interfaciale. Cependant, ces améliorations sont accompagnées d’une chute de la résistivité à l’interface attribuée à la conductivité importante du matériau SiC. Par ailleurs, les propriétés de la couche HR et sa stabilité thermique peuvent être améliorées en dopant le poly-Si avec du Carbone, si une concentration adéquate de cette impureté est utilisée. L'insertion périodique de couches minces de SiC dans le poly-Si conduit à la stabilité thermique la plus élevée et à une augmentation de la résistivité moyenne de la couche. Néanmoins, des diminutions périodiques de la résistivité sont observées à chaque insertion de SiC / For future 5G telecommunication applications, Si-based substrates with low signal loss and excellent linearity are required. Among the envisaged solutions, RF-SOI is the most advanced. Its stack contains a High Resistivity (HR) Trap-Rich (TR) layer composed of high purity polycrystalline silicon (poly-Si) deposited on thin SiO2 native oxide of a HR-Si substrate (HR-Si). Some limitations of such system come from the HR-Si/SiO2 interface and its thermal stability, while increasing the resistivity of the TR-layer is also suited. The main objective of this thesis was to explore innovative approaches for solving these difficulties while staying Si-compatible. Towards this end, carbon was added in the system at different elaboration stages by i) replacing the SiO2 interfacial layer by 3C-SiC and by ii) C-engineering of the poly-Si layer during deposition.Using Atmospheric Pressure Chemical Vapor Deposition technique, state-of-the-art poly-Si TR-layers were grown on native oxide with thickness up to few tens of µm. It was found that the resistivity of the poly-Si was not directly dependent on the average grain size. Replacing the interfacial oxide by a thin mono- or poly-SiC layer and adapting the growth process allowed reaching equivalent properties of the poly-Si with the benefit of superior thermal stability by avoiding the interfacial layer dissolution. But it is accompanied by the presence of a resistivity drop at the interface due to the conductivity of the SiC material. By doping the poly-Si with C, both the TR-layer properties and thermal stability can be improved when adequate concentration of this impurity is used. Periodic insertion of thin SiC layers inside the poly-Si led to the highest thermal stability and an increase of the layer mean resistivity while periodic resistivity reductions were observed at each SiC insertion

Title from PDF of title page. / Document formatted into pages; contains 100 pages. / Thesis (M.S.Ch.E.)--University of South Florida, 2003. / Includes bibliographical references. / Text (Electronic thesis) in PDF format. / ABSTRACT: Silicon Carbide has been a semiconductor material of interest as a high power and temperature replacement for Silicon (Si) in harsh environments due to the higher thermal conductivity and chemical stability of SiC. The cost, however, to produce this material is quite high. There are also defects in the substrate material (SiC) that penetrate into the active devices layers which are known device killers. Silicon is a material that provides a low cost substrate material for epitaxial growth and does not contain the defects that SiC substrates have. However, the large ( 22%) lattice mismatch between Si and SiC creates dislocations at the SiC/Si interface and defects in the SiC epitaxial layer. These defects result in high leakage currents in 3C-SiC/Si devices. The main focus of the this research was to reduce or eliminate these defects using novel Si substrates. / ABSTRACT: First a 3C-SiC on Si baseline process was developed under atmospheric pressure conditions consisting of 3 steps - an in-situ hydrogen etch to remove the native oxide, a carbonization step to convert the Si surface to SiC, and finally a growth step to thicken the SiC layer to the desired value. This process was then modified to establish a high-quality, low-pressure 3C-SiC CVD growth process. This LPCVD process was then used to grow 3C-SiC on numerous novel Si substrates, including porous Si, porous 3C-SiC "free-standing" substrates and SOI substrates which consisted on thin Si films bonded to poly-crystalline SiC plates. The results of these experiments are presented along with suggestions for future work so that device-grade films of 3C-SiC can be developed for various applications. / System requirements: World Wide Web browser and PDF reader. / Mode of access: World Wide Web.

The growth of bulk cubic silicon carbide has for a long time seemed to be something for the future. However, in this thesis the initial steps towards bulk cubic silicon carbide have been taken. The achievement of producing bulk cubic silicon carbide will have a great impact in various fields of science and industry such as for example the fields of semiconductor technology within electronic- and optoelectronic devices and bio-medical applications. The process that has been used to grow the bulk cubic silicon carbide is a modification of the seeded sublimation growth, and the seeds have been grown by sublimation epitaxy. Selected samples have been characterized with a variety of different methods. The surface morphology of the samples has been examined using optical microscope, atomic force microscope and scanning electron microscope. The crystal structure has been investigated by the methods X-ray diffraction and transmission electron microscopy. The electrical resistance of the grown seeds was evaluated by four probe measurements. High crystal quality seeds have been grown with semiconductor properties and bulk silicon carbide was demonstrated using the seeds.