L'objectif d'un avion plus électrique conduit à l'utilisation croissante de systèmes d'électronique y compris dans des zones de haute température. Les modules de puissance classiques doivent être adaptés à cet environnement: les composants en SiC sont commercialement disponibles mais l'environnement de la puce est à modifier. Cette thèse s'intéresse aux techniques d'attaches de puces basses température que sont le frittage d'argent et la brasure en phase liquide transitoire (TLPB) or-étain. Dans une première partie, les enjeux de l'électronique de puissance et plus particulièrement des applications haute température est donnée. Les mécanismes physique (mouillage, diffusion)qui régissent le frittage et le TLPB (Transient liquid Phase Bonding) sont ensuite décrits avec précision. La deuxième partie de cette thèse s'intéresse à la mise en oeuvre d'un protocole fiable d'attache de puce par frittage d'une nanopoudre d'argent commerciale. Une fois établie, la méthode a ensuite été optimisée pour différentes tailles de composants. La caractérisation de l'attache a été réalisée en shear-test et par des images en microscopie optique. La troisième et dernière partie de ce travail a pour objet la réalisation d'attaches de puces par TLPB or-étain. Ce chapitre traite de la mise en oeuvre expérimentale de la technique, depuis la métallisation des wafers jusqu'à la caractérisation des attaches en microscopie (optique et MEB). Ce travail de thèse est très expérimental car même si un protocole de mise en oeuvre existe (pour le frittage), il est indispensable de l'adapter aux conditions expérimentales pour l'optimiser. Ce travail a aussi mis en évidence certaines difficultés techniques de préparation des surfaces. / More electric aircaft projects lead to the increasing use of power electronic systems including in high temperature areas. Classical power modules must be adapted to this harsh environment: SiC devices are now commercially available but the packaging of the dies must be completely changed. This thesis focus on alternative die-backside attaches aand particularly on sintering and Transient Liquid Phase Bonding (TLPB) which are classified as Low Temperature Joining Techniques. In the first part, importance of power electronic systems for high temperature applications is given. Theoretical considerations about physical mechanisms (diffusion, wetting) involved in sintering and TLPB are described precisely. The purpose of the second part of this thesis is to establish a realiable protocole of die-attach using commercial silver nanopaste.the method has been optimized for different sizes of devices. Caracterization was provided using optical pictures and shear-test results. The third chapter of this work is about the realization of die-attaches using TLPB method. A description of surfaces preparation is given and diffusion results are discussed using SEM and optical pictures. This work is very experimental because sintering classical procedure must be adapted and optimized for each kind of devices. This thesis has clealy shown the difficulties for surfaces preparation.

La thèse porte sur le développement de composants à base d’hétérojonction AlGaN/GaN. Cette hétérojonction permet de bénéficier d’une excellente mobilité (2000 cm²/V.s) grâce à l’apparition d’un gaz d’électron dans le GaN. Cependant, les composants fabriqués sur cette hétérojonction sont normally-on. Pour des raisons de sécurité et d’habitude de conception des composants normally-off sont nécessaires. Il existe de nombreuses façons de fabriquer des transistors normally-off à base d’hétérojonction AlGaN/GaN, dans cette thèse nous avons choisi d’étudier un MOSCHEMT, cette structure est caractérisée par une grille de type MOS et des accès de type HEMT possédant les excellentes propriétés de l’hétérojonction, en fonction des paramètres technologiques : épitaxie, process et structure des composants. L’une des variations technologiques étudiées est une structure cascodée permettant d’améliorer les performances à l’état passant sans détériorer la caractéristique en blocage des composants. L’objectif est de concevoir un composant normally-off sur substrat silicium 200 mm avec une tension de seuil supérieure à 1V, pouvant tenir 600 V en blocage, avec un calibre en courant entre 10 A et 30 A et compatible en salle blanche CMOS. Le manuscrit comporte quatre chapitres. Grâce à une étude bibliographique, le premier chapitre présente les différentes méthodes permettant d’obtenir un transistor normally-off à base de nitrure de gallium. Ce chapitre présente et justifie le choix technologique du CEA-LETI. Le deuxième chapitre présente les modèles ainsi que les méthodes de caractérisations utilisés au cours de la thèse. Le troisième chapitre traite des résultats obtenus en faisant varier les paramètres de fabrication sur les MOSC-HEMT. Enfin, le quatrième chapitre montre une étude sur une technologie innovante de type cascode. Cette structure doit permettre d’augmenter la tension de claquage des transistors sans détériorer l’état passant. / This thesis focuses on the development of AlGaN/GaN heterojunction components or HEMT. This heterojunction has an excellent mobility (2000 cm² / V.s) thanks to the appearance of an electron gas in the GaN. However, the components made with this heterojunction are normally-on. For safety reasons particularly, normally-off components are required. There are many ways to make normally-off transistors based on AlGaN/GaN heterojunction. In this thesis we chose to study a MOSCHEMT strucutre. This structure is characterized by a MOS type gate and HEMT type accesses. The study shows the effects of technological parameters (epitaxy, process and component structure) on the electrical behaviour of the components. Another structure studied is the monolithic cascode, which can improve on-state performance of the MOSC-HEMT without damaging the characteristic in reverse of the components. The objective of this thesis is to design a normally-off component on silicon substrate 200 mm with a threshold voltage higher than 1V, able to hold 600 V in reverse, with a current rating between 10 A and 30 A and compatible in CMOS clean room. The manuscript has four chapters. Through a bibliographic review, the first chapter presents the different methods to obtain a normally-off transistor based on gallium nitride. This chapter presents and justifies the technological choice of CEA-LETI. The second chapter presents the models as well as the methods of characterizations used during the thesis. The third chapter deals with the results obtained by varying the manufacturing parameters on the MOSC-HEMTs. Finally, the fourth chapter shows a study on innovative cascode technology. This structure must make it possible to increase the breakdown voltage of the transistors without damaging the on state.

Ce travail de thèse présente la conception d’un convertisseur Buck 3 états pour améliorer le comportement dynamique des tensions d’alimentations des microprocesseurs. La topologie du convertisseur est dans un premier temps, implémentée en technologie IBM CMOS 180 nm pour la validation de la structure 3 états. Le prototype réalisé utilise une tension d’entrée de 3.6V et génère une tension de sortie de 0.8V à 2V. Sa réponse aux transitoires de charge ne montre que 1 à 2% de surtension prouvant ainsi l’avantage du régulateur en dynamique. Le convertisseur 3 états est dans un deuxième temps intégré en technologie 28 nm CMOS HPM (cette technologie est essentiellement utilisée pour les microprocesseurs). Les résultats des tests effectués sur le prototype réalisé confirment les performances en économie d’énergie, de surface et de réponse dynamique. Ce prototype délivre en effet 0.5 à 1.2V en sortie pour 1.8V en entrée et présente un rendement maximal de 90%. Les mesures de régulation dynamique montrent qu’il permet d’obtenir moins de 5% de bruit sur le processeur et 10 mV/ns de commutation de tensio / This thesis work consists into the design of a 3 states buck converter targeting the improvement of dynamic regulation of microprocessors supplies. The topology of the converter is, at first, implemented in IBMCMOS 180 nm technology to validate the transient performances of the3 states regulator. The prototype in 180 nm, uses an input voltage of 3.6V and outputs a voltage in the range of 0.8V to 2V. Its response to load transients shows about 1% of undershoot and 2 % of overshoot, proving a good dynamic behavior for a simple structure compared to state of the art.The 3 states converter is then integrated in 28 nm CMOS HPM (technologymostly used for microprocessors desgn). The experimental results on the prototype confirm the performances in terms of energy and area savings, aswell as dynamic response. The chip delivers 0.5V to 1.2V from a 1.8V supply,and shows a 90% peak efficiency. The measurements of dynamic regulation show less than 5% of noise on the processor supply and 10 mV/ns outputvoltage switching for DVFS purpose.

L’intégration ultime de convertisseurs à découpage repose sur deux axes de recherche. Le premier axe est de développer les convertisseurs à capacités commutées. Cette approche est compatible avec une intégration totale sur silicium, mais limitée en terme de densité de puissance. Le second axe est l’utilisation de convertisseurs à inductances, qui pâtissent d’imposants composants passifs. Une augmentation de la fréquence permet de réduire les valeurs des composants passifs. Cependant une augmentation de la fréquence implique une augmentation des pertes par commutation, ce qui est contrebalancé par l’utilisation d’une technologie de fabrication plus avancée. Ces technologies plus avancées souffrent quant à elles de limitations au niveau de leur tension d’utilisation. Convertir une tension de 3,3V vers une tension de 1,2V apparait donc comme un objectif ambitieux, particulièrement dans le cas où les objectifs de taille minimale et de rendement supérieur à 90 % sont visés. Un assemblage 3D des composants actifs et passifs permet de minimiser la surface du système. Un fonctionnement à haute fréquence est aussi considéré, ce qui permet de réduire les valeurs requises pour les composants passifs. Dans le contexte de l’alimentation « on-chip », la technologie silicium est contrainte par les fonctions numériques. Une technologie 40 nm CMOS de type « bulk » est choisie comme cas d’étude pour une tension d’entrée de 3,3 V. Les transistors 3,3 V présentent une figure de mérite médiocre, les transistors 1,2 V sont donc choisis. Ce choix permet en outre de présenter une meilleure compatibilité avec une future intégration sur puce. Une structure cascode utilisant trois transistors en série est étudiée est confrontée à une structure standard à travers des simulations et mesures. Une fréquence de +100MHz est choisie. Une technologie de capacités en tranchées est sélectionnée, et fabriquée sur une puce séparée qui servira d’interposeur et recevra la puce active et les inductances. Les inductances doivent être aussi fabriquées de manière intégrée afin de limiter leur impact sur la surface du convertisseur. Ce travail fournit un objet contenant un convertisseur de type Buck à une phase, avec la puce active retournée (« flip-chip ») sur l’interposeur capacitif, sur lequel une inductance est rapportée. Le démonstrateur une phase est compatible pour une démonstration à phases couplées. Les configurations standard et cascode sont comparées expérimentalement aux fréquences de 100 MHz et 200 MHz. La conception de la puce active est l’élément central de ce travail, l’interposeur capacitif étant fabriqué par IPDiA et les inductances par Tyndall National Institute. L’assemblage des différents sous-éléments est réalisé via des procédés industriels. Un important ensemble de mesures ont été réalisées, montrant les performances du convertisseur DC-DC délivré, ainsi que ses limitations. Un rendement pic de 91,5 % à la fréquence de 100 MHz a été démontré. / Ultimate integration of power switch-mode converter relies on two research paths. One path experiments the development of switched-capacitor converters. This approach fits silicon integration but is still limited in term of power density. Inductive DC-DC architectures of converters suffer by the values and size of passive components. This limitation is addressed with an increase in frequency. Increase in switching losses in switches leads to consider advanced technological nodes. Consequently, the capability with respect to input voltage is then limited. Handling 3.3 V input voltage to deliver an output voltage in the range 0.6 V to 1.2 V appears a challenging specification for an inductive buck converter if the smallest footprint is targeted at +90 % efficiency. Smallest footprint is approached through a 3D assembly of passive components to the active silicon die. High switching frequency is also considered to shrink the values of passive components as much as possible. In the context of on-chip power supply, the silicon technology is dictated by the digital functions. Complementary Metal-Oxide- Semiconductor (CMOS) bulk C40 is selected as a study case for 3.3 V input voltage. 3.3 V Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFET) features poor figure of merits and 1.2 V standard core, regular devices are preferred. Moreover future integration as an on-chip power supply is more compatible. A three-MOSFET cascode arrangement is experimented and confronted experimentally to a standard buck arrangement in the same technology. The coupled-phase architecture enables to reduce the switching frequency to half the operating frequency of the passive devices. +100MHz is selected for operation of passive devices. CMOS bulk C40 offers Metal-Oxide-Metal (MOM) and MOS capacitors, in density too low to address the decoupling requirements. Capacitors have to be added externally to the silicon die but in a tight combination. Trench-cap technology is selected and capacitors are fabricated on a separate die that will act as an interposer to receive the silicon die as well as the inductors. The work delivers an object containing a one-phase buck converter with the silicon die flip-chipped on a capacitor interposer where a tiny inductor die is reported. The one-phase demonstrator is suitable for coupled-phase demonstration. Standard and cascode configurations are experimentally compared at 100 MHz and 200 MHz switching frequency. A design methodology is presented to cover a system-to-device approach. The active silicon die is the central design part as the capacitive interposer is fabricated by IPDiA and inductors are provided by Tyndall National Institute. The assembly of the converter sub-parts is achieved using an industrial process. The work details a large set of measurements to show the performances of the delivered DC/DC converters as well as its limitations. A 91.5% peak efficiency at 100MHz switching frequency has been demonstrated.

Ces dernières années ont vu apparaître sur le marché les premiers transistors de puissance de type MOSFET en carbure de silicium. Ce type de composant est particulièrement adapté à la réalisation d’équipement électrique à haut rendement et capable de fonctionner à haute température. Néanmoins, la question de la fiabilité doit être posée avant de pouvoir envisager la mise en œuvre de ces composants dans des applications aéronautiques ou spatiales. Les mécanismes de défaillance liés à l’oxyde de grille ont pendant longtemps retardé la mise sur le marché des transistors à grille isolée en carbure de silicium. Cette étude s’attache donc à estimer la durée de vie des MOSFET SiC de 1ére génération. Dans un premier temps, le mécanisme connu sous le nom de Time Dependent Dielectric Breakdown(TDDB) a été étudié au travers de résultats expérimentaux issus de la bibliographie. Notre analyse nous a permis de justifier de l’emploi d’une loi de Weibull pour modéliser la distribution des temps à défaillance issue de ces tests. Les résultats nous ont également permis de confirmer l’amélioration significative de la fiabilité de ces structures vis-à-vis de ce mécanisme. Dans un second temps, l’impact du mécanisme d’instabilité de la tension de seuil sur la fiabilité a été quantifié au travers de tests de vieillissement de type HTGB. Les données de dégradation ainsi collectées ont été modélisées à l’aide d’un processus gamma non-homogène, qui nous a permis de prendre en compte la variabilité entre les composants testés dans des conditions identiques et de proposer des facteurs d’accélération en tension et en température pour ce mécanisme. Enfin, ces travaux ont permis d’ouvrir la voie à la mise en œuvre d’outils de pronostic de la durée de vie résiduelle pour les équipements électriques. / Recent years have seen SiC MOSFET reach the industrial market. This type of device is particularly adapted to the design of power electronics equipment with high efficiency and high reliability capable to operate in high ambient temperature. Nevertheless the question of the SiC MOSFET reliability has to be addressed prior to considering the implementation of such devices in an aeronautic application. The failure mechanisms linked to the gate oxide of the SiC MOSFET have for a long time prevented the introduction of the device. In this manuscript we propose to study the reliability of the first generation of SiC MOSFET. First, the mechanism known as the Time–Dependent Dielectric Breakdown is studied through experimental results extracted from literature. Our study shows the successful application of a Weibull law to model the time-to-failure distribution extracted from the accelerated tests. The results show also a significant improvement of the SiC MOSFET structure with respect to this phenomenon. In a second step, the impact of the threshold voltage instability is quantified through accelerated tests known as High Temperature Gate Bias. The collected degradation data are modeled using a non-homogeneous Gamma process. This approach allows taking into account the variability between devices tested under the same conditions. Acceleration factors have been proposed with respect to temperature and gate voltage. Eventually the study delivers a primary estimation of the remaining useful lifetime of the SiC MOSFET in a typical aeronautic application.

Il y a actuellement un intérêt croissant pour la construction des dispositifs électroniques à semiconducteur pour les applications domotiques. La technologie des semiconducteurs de puissance a été essentiellement limitée au silicium. Récemment, de nouveaux matériaux ayant des propriétés supérieures sont étudiés en tant que remplaçants potentiels, en particulier : le nitrure de gallium et le carbure de silicium. L'état actuel de développement de la technologie 4H-SiC est beaucoup plus mature que pour le GaN. Cependant, l'utilisation de 4H-SiC n’est pas une solution économiquement rentable pour la réalisation des redresseurs Schottky 600 V. Les progrès récents dans le développement des couches épitaxiées de GaN de type n sur substrat Si offrent de nouvelles perspectives pour le développement des dispositifs de puissance à faible coût. C’est dans ce cadre que ma thèse s’inscrit pour réaliser avec ce type de substrat, un redresseur Schottky de puissance avec un calibre en tension de l’ordre de 600V. Deux architectures de redresseurs sont exposées. La première est une architecture pseudo-verticale proposée dans le cadre du projet G2ReC et la deuxième est une architecture latérale à base d’hétérojonction AlGaN/GaN obtenue à partir d'une structure de transistor HEMT. L’optimisation de ces deux dispositifs en GaN est issue de simulation par la méthode des éléments finis. Dans ce cadre, une adaptation des modèles de simulation à partir des paramètres physiques du GaN extraits depuis la littérature a été effectuée. Ensuite, une étude d’influence des paramètres géométriques et technologiques sur les propriétés statiques en direct et en inverse des redresseurs a été réalisée. Enfin, des structures de tests ont été fabriquées et caractérisées afin d’évaluer et d’optimiser le caractère prédictif des simulations par éléments finis. Ces études nous ont conduit à identifier l'origine des limites des structures de première génération et de définir de nouvelles structures plus performantes. / There is increasing interest in the fabrication of power semiconductor devices in home automation applications. Power semiconductor technology has been essentially confined to Si. Recently, new materials with superior properties are being investigated as potential replacements, in particular silicon carbide (SiC) and gallium nitride (GaN). The current state of development of SiC technology is much more mature than for GaN. However, the use of 4H-SiC is not a cost effective solution for realizing a medium and high voltage Schottky diode. Recent advances on the development of thick n-type GaN epilayers on Si substrate offer new prospects for the development of a low-cost Schottky rectifiers for at least medium voltage range 600 V. In the context of our thesis, two types of GaN based rectifier architectures have been studied. The first one is a pseudo-vertical architecture proposed during previous G2ReC project. The second one has a lateral structure with AlGaN/GaN heterojunction, derived from a HEMT structure. The optimization of the Schottky rectifiers has been achieved by finite element simulations. As a first step, the models are implemented in the software and adjusted with the parameters described in the literature. The influence of the geometrical and physical parameters on the specific on-resistance and on the breakdown voltage has been analysed. Finally, the test devices have been realized and characterized to optimize and to validate the parameters of these models. These studies lead to identify the limits of the structures and create a new generation of powerful structures.

La plupart des développements récents dans la transmission d'énergie sans fil utilisant des ondes électromagnétiques se concentre sur les systèmes de récupération de l'énergie électromagnétique par les systèmes sans fil, tels que les réseaux WiFi. Cependant, la nature intermittente et imprévisible de ces sources ambiantes rend la récupération d'énergie critique pour certaines applications. Dans ce contexte, le transfert d'énergie sans fil sur des distances considérables grâce aux micro-ondes permet le réveil à distance et l'alimentation durable des dispositifs électroniques se trouvant dans une myriade d'applications omniprésentes dans un mode de vie en évolution constante. L'alimentation d'un dispositif électronique sans fil élimine la nécessité de batterie, ce qui réduit sa taille et son coût. Les travaux présentés dans cette thèse s'inscrivent dans la thématique de la Transmission d'Énergie Sans Fil (TESF) dans les milieux intérieurs. Dans les scénarios où l'énergie est transmise volontairement par des microondes, les systèmes utilisant des ondes continues ne sont pas nécessairement les plus efficaces. L'objectif est de réaliser un système complet de TESF avec la focalisation des ondes électromagnétiques (EM) sur le récepteur afin d'augmenter le rendement du transfert énergétique global. Les études présentées durant cette thèse montrent que la technique du Retournement Temporel (RT) se trouve être optimale pour la focalisation des ondes EM. Sa mise en œuvre s'effectue en deux phases. Dans une première phase dite phase d'apprentissage, une impulsion de faible énergie est transmise par une antenne à un autre endroit du milieu. L'antenne réceptrice enregistre un signal constitué d'une succession d'impulsions retardées, plus ou moins atténuées, et liées aux réflexions dans le milieu. Dans une deuxième phase, appelée phase de focalisation, un signal de haute énergie construit à partir du retournement temporel du signal enregistré est transmis par l'une des antennes. À l'aide de cette approche, il en résulte que le signal retourné temporellement se focalise spatio-temporellement sur l'antenne réceptrice sous forme d'une onde pulsée (PW). Ces propriétés sont particulièrement importantes pour la TESF. Au niveau du circuit récepteur, la rectenna (antenne-redresseur) est le dispositif permettant de capter et convertir les PW focalisées en tension continue. Dans ce projet de recherche, une nouvelle rectenna à base des diodes Schottky avec une architecture de doubleur de courant a été conçue, développée et optimisée afin de garantir les performances optimales de conversion des PW. Des mesures expérimentales réalisées démontrent un fonctionnement très performant prédit par la procédure de conception. De plus, les performances obtenues se distinguent parfaitement vis-à-vis de résultats recensés dans l'état de l'art, ce qui fait de ces travaux une innovation. / Most recent developments in Wireless Energy Transmission (WET) using electromagnetic (EM) waves focus on designing systems to recover the electromagnetic energy lost by common wireless systems such as Wi-Fi networks. However, the intermittent and unpredictable nature of these ambient sources makes harvesting energy critical for some applications. Hence, the WET over considerable distances using microwaves appears in this context allowing the remote wake-up and wireless powering of electronic devices in a myriad of applications that are a part of the constantly evolution of the way of life. Wireless powering of an electronic device eliminates the need of the battery, which reduces its size and cost. The work presented in this thesis belong to the WET in indoor environments field. When energy is voluntarily transmitted by microwaves, systems using continuous waves are not necessarily the most efficient. The aim of this research project is to achieve a complete WET system by focusing of EM waves at the receiver in order to increase the overall energy transfer efficiency. The studies presented during this thesis show that the time reversal technique (TR) is optimal for the focusing of EM waves. The procedure is carried out in two stages. In the first stage called \textit{learning stage}, a low energy pulse is transmitted by an emitting antenna. Another antenna placed in other location in the medium receives and records a signal made of a succession of delayed pulses, more or less attenuated, and related to reflections on the environment. In a second stage called \textit{focusing stage}, a high-energy signal constructed from the time reversal of the recorded signal is transmitted by one of the antennas. Using this technique, it results that the temporally inverted signal focuses spatio-temporally on the receiving antenna in the form of a Pulsed Wave (PW). These properties are particularly important for the WET. At the receiver circuit, the \textit{rectenna} (rectifying antenna) is the device for capturing and converting focused PW to DC voltage. In this research project, we introduce a novel rectenna design based on Schottky diodes with a current-doubler topology designed, developed and optimized to ensure optimum conversion performance of PW. Experimental measurements demonstrate good performance predicted by the design procedure. Moreover, the performances obtained are perfectly distinct from those found in the state of the art, making this work an innovation in WET domain.

Les composants actifs en électronique de puissance sont principalement à base de Silicium. Or, le silicium a des limites en termes de température d’utilisation, fréquence de commutation et de tenue en tension. Une alternative au Si peut être les semi-conducteurs à grand gap tels que le SiC-4H. Grâce aux travaux de plusieurs équipes de chercheurs dans le monde, les performances s’améliorent d’année en année. Le laboratoire AMPERE conçoit, réalise et caractérise des composants de puissance en SiC-4 H. Cette thèse s’inscrit dans les projets SiCHT2 et VHVD du laboratoire. Le travail réalisé au cours de cette thèse repose sur la conception la fabrication et la caractérisation électrique de composantes haute tension en SiC-4H. Les paramètres de protection pour la diode bipolaire 6500V sont optimisés à l’aide des simulations à base d'éléments finis. Les paramètres du SiC pour les modèles utilisés pour la simulation sont développés par des travaux précédents. Ensuite, le masque est dessiné. La diode est réalisée chez IBS. La première caractérisation est effectuée avant le recuit post-métallisation en directe et inverse sans passivation finale. Après le recuit post-métallisation la résistance de contact est plus faible. La caractérisation de la tenue en tension a été effectuée à AMPERE puis à l’ISL à très haute tension. A l’aide de simulations à base d'éléments finis, les paramètres tels que la résistance de contact et la durée de vie des porteurs ont été affinés à partir des caractérisations électriques obtenues par l’expérience. Les autres travaux portent sur la conception, les optimisations et les fabrications des diodes 10 kV et transistors 6500 V. / The power devices are mainly based on silicon. Silicon devices have limitations in terms of operating temperature, switching frequency and breakdown voltage. An alternative can be semiconductor wide band gap devices such as 4H-SiC. Through the work of several teams of researchers around the world, the performance of the power devices in 4H-SiC improve year by year. At ampere laboratory, design, fabrication and electrical tests of 4H-SiC devices are performed. The work done in this thesis is the design, fabrication and electrical characterization of 4H-SiC power devices with a high breakdown voltage. The parameters of the edge termination are optimized using simulations based on finite elements method. The parameters of 4H-SiC during the simulation are based on previous works. Then the mask is drawn. The diodes are manufactured by IBS. First the characterization in forward and reverse mode is done before the ohmic contact annealing. The diode passivation is a single SiO2 layer. After ohmic contact annealing, the contact resistance is lower. The characterization of the breakdown voltage is performed at AMPERE and at ISL for very high voltage. Parameters such as contact resistance and carrier lifetime are estimated by fitting measured electrical characteristics with results of finite element simulation. The design of the diodes 10 kV and bipolar junction transistor 6500 V is also part of this work. This work has been performed for 2 different projects VHVD with ANR for the financial support and SiCHT2 with DGCIS for the financial support.

Dans le domaine aéronautique, les systèmes électriques remplacement progressivement les systèmes de contrôle mécaniques ou hydrauliques. Les bénéfices immédiats sont la réduction de la masse embarquée et des performances accrues à condition que l’électronique supporte l’absence de système de refroidissement. Si la haute température de fonctionnement n’empêche pas d’atteindre une fiabilité suffisante, il y aura réduction des coûts opérationnels. Des étapes clefs ont été franchies en introduisant des systèmes à commande électriques dans les aéronefs en lieu et place de systèmes conventionnels : freins électriques, inverseur de poussée, vérins électriques de commandes de vol… Toutes ces avancées se sont accélérées ces dernières années grâce entre autre à l’utilisation de nouveaux matériaux semiconducteurs, dit à grand gap (SiC, GaN…), opérant à haute température et palliant ainsi une faiblesse des dispositifs classiques en silicium (Si). Des composants de puissance haute température, diode Schottky ou transistor JFET SiC, sont ainsi disponibles commercialement et peuvent supporter des ambiantes de plus de 220°C. Des modules de puissances (onduleur) à base de transistor JFET SiC ont été réalisés et validés à haute température. Finalement la partie « commande » de ces modules de puissance reste à concevoir pour les environnements sévères pour permettre leur introduction dans le module de puissance. C’est dans ce contexte de faiblesse concernant l’étage de commande rapprochée qu’a été construit le projet FNRAE COTECH, et où s’inscrivent les travaux de cette thèse, Dans un premier temps, un état de l’art sur les drivers et leurs technologies nous a permis de souligner le lien complexe entre électronique et température ainsi que le potentiel de la technologie CMOS sur Silicium sur Isolant (SOI) pour des applications hautes températures. La caractérisation en température de drivers SOI disponibles dans le commerce nous a fourni des données d’entrée sur le comportement de tels dispositifs. Ces caractérisations sont essentielles pour visualiser et interpréter l’effet de la température sur les caractéristiques du dispositif. Ces mesures mettent aussi en avant les limites pratiques des technologies employées. La partie principale de cette thèse concerne la conception et la caractérisation de blocs ou IPs pour le cœur d’un driver haute température de JFET SiC. Elle est articulée autour de deux runs SOI (TFSmart1). Les blocs développés incluent entre autres des étages de sortie et leurs buffers associés et des fonctions de protection. Les drivers ainsi constitués ont été testés sur un intervalle de température allant de -50°C à plus de 250°C sans défaillance constatée. Une fonction originale de protection des JFETs contre les courts-circuits a été démontrée. Cette fonction permet de surmonter la principale limitation de ces transistors normalement passant (Normaly-ON). Finalement, un module de bras d’onduleur a été conçu pour tester ces driver in-situ. / In aeronautics, electrical systems progressively replace mechanical and hydraulic control systems. If the electronics can stand the absence of cooling, the immediate advantages will be the reduction of mass, increased performances, admissible reliability and thus reduction of costs. In aircraft, some important steps have already been performed successfully when substituting standard systems by electrical control system such as electrical brakes, thrust reverser, electrical actuators for flight control… Large band gap semiconductors (SiC, GaN…) have eased the operation in high temperature over the last decade and let overcome a weakness of conventional silicon systems (Si). High temperature power components such as Schottky diodes or JFET transistors, are already commercially available for a use up to 220°C, limited by package. Moreover inverters based on SiC JFET transistors have been realized and characterized at high temperature. Finally the control part of these power systems needs to be designed for harsh environment. It is in this context of lack of integrated control part that the FNRAE COTECH project and my doctoral research have been built. Based on a state of the art about drivers, the complex link between electronic and temperature and the potentialities of CMOS Silicon-On-Insulator technology (SOI) for high temperature applications have been underlined. The characterization of commercial SOI drivers gives essential data on these systems and their behavior at high temperature. These measurements also highlight the practical limitations of SOI technologies. The main part of this manuscript concerns the design and characterization of functions or IPs for high temperature JFET SiC driver. Two SOI runs in TFSmart1 have been realized. The developed functions include the driver output stage, associated buffers and protection functions. The drivers have been tested from -50°C up to 250°C without failure under short time-range. Moreover, an original protection function has been demonstrated against the short-circuit of an inverter leg. This function allows overcoming the main limitation of the normally on JFET transistor. Finally, an inverter module has been built for in-situ test of these new drivers.

L'augmentation des températures de fonctionnement est une des évolutions actuelles de l'électronique de puissance. Ce fonctionnement entraine d’une part des changements de la structure des modules de puissance notamment des structures « 3D » pour assurer un refroidissement double face des composants de puissance, et d’autre part l’utilisation de matériaux qui permettent de réduire des contraintes thermomécaniques, liées à la différence de coefficient de dilatation des matériaux, lors d’une montée en température. Le travail réalisé au cours de cette thèse consiste à développer une nouvelle structure « 3D » basée sur une technique de contact par des micropoteaux en cuivre, élaborés par électrodéposition et ensuite assemblés à un substrat céramique métallisé (notamment, un DBC : Direct Bonding Copper). Pour réaliser ce contact, une technique de frittage par SPS (Spark Plasma Sintering) est utilisée. Nous étudions dans un premier temps le collage direct de cuivre sur des massifs, puis effectuons dans un deuxième temps le collage de cuivre entre les micropoteaux et le DBC. Cette technique SPS est aussi utilisée pour la réalisation d’un nouveau substrat céramique métallisé basé sur des matériaux avec des coefficients de dilatation thermique accordés, pour les applications à haute température. / The increase in operating temperature is one of the current trends in power electronics. This operation leads firstly to changes in the structure of power modules such as "3D" structures to provide a double-side cooling of power components, and secondly the use of materials that reduce thermomechanical stresses, related to the difference in coefficient of thermal expansion. The study realized during this thesis consisted in developing a new "3D" structure based on copper microposts prepared by electroplating, which are then assembled to a metallized ceramic substrate (eg, a DBC: Direct Bonding Copper). To realize this contact, a sintering machine (SPS: Spark Plasma Sintering) is used first to study the direct bonding of copper on solid, and second to perform the bonding between the copper microposts and the DBC. This technique is also used for the production of a new metallized ceramic substrate using materials with matching thermal expansion coefficients, for high temperature applications.