Le carbure de silicium (SiC) est un semi-conducteur à large bande d’énergie interdite, remarquable par ses propriétés physiques situées à mi-chemin entre le silicium et le diamant. Ceci suscite actuellement un fort intérêt industriel pour son utilisation dans la fabrication de composants susceptibles de fonctionner dans des conditions extrêmes : forte puissance et haute température. Les travaux de thèse se sont focalisés sur la levée de verrous technologiques pour réaliser des composants latéraux de type JFET (Junction Field Effect Transistor) et les intégrer monolithiquement dans des substrats SiC-4H. L’objectif est de réaliser un bras d’onduleur intégré en SiC avec deux étages commande et puissance. Dans un premier temps, nous avons entamé cette thèse par une caractérisation de deux lots de composants JFET latéraux à canaux N et P réalisés dans le cadre de deux projets ANR précédents cette thèse. De cette étude nous avons extrait plusieurs points positifs, comme celui qui concerne la tenue en tension des JFET de puissance et l’intégration monolithique des JFET basse tension. Mais, nous avons aussi mis en évidence, la nécessité d’optimiser la structure de composants et d’améliorer certaines étapes technologiques, principalement, la définition des canaux par implantation ionique, le contact ohmique et la gravure profonde. Des études approfondies pour réaliser le contact ohmique sur SiC type P et des procédés pour réaliser une gravure profonde dans le SiC ont été développés. Ces études ont permis d’obtenir une faible résistance de contact comparable à l’état de l’art mondial, d’avoir des calibres en courant plus élevés et par conséquent une meilleure modulation. Pour la gravure, un masque dur à base de silicium et nickel (NiSi), nous a permis de mettre en place un procédé original qui permet des gravures profondes du SiC et réaliser les structures intégrés des JFET. L’ensemble de ces améliorations technologiques nous a permis d’obtenir des nouveaux lots de composants JFET P et N intégrés sur la même puce, avec des meilleures performances par rapport aux précédentes réalisations, notamment avec une conduction dans les canaux 10 à 100 fois plus importante. Nous avons également obtenu une modulation du courant Ids en fonction de la tension Vgs sur un nombre très important de JFET en augmentant significativement le rendement par rapport aux lots précédents. / Silicon carbide (SiC) a semiconductor is as wide band gap, notable for its physical properties located between silicon and diamond. The inherent properties of silicon carbide (SiC) high thermal conductivity, and high breakdown voltage make it a very promising material for high power, high temperature and high-frequency device applications. The thesis focused on the removal of technological barriers to achieve lateral components JFET (Junction Field Effect Transistor) and monolithically integrated in SiC-4H substrates. The objective is to realize an arm of inverter integrated there SIC with two floors command and power. Initially, we started this thesis by a characterization of two lots of components JFET with channels N and P realized during two previous ANR this thesis. In this study, we extracted several positive points, such, the breakdown voltage of the JFET power and monolithic integration of low voltage JFET. But we have also highlighted the need to optimize the structure of components and improve some technological steps, mainly the definition channels by ion implantation, the ohmic contact and deep etching. Extensive to achieve ohmic contact on SiC P type and methods for performing deep etching in SiC studies have been developed. These studies have resulted in a low resistance comparable to the state of the art world contact, having sizes in higher current and therefore a better modulation. For etching, a hard mask to silicon and nickel (NiSi) has enabled us to develop a novel method that allows deep etching of SiC JFETs achieve integrated structures. All these technological improvements allowed us to get new batches of P and N JFET integrated on the same chip components with better performance compared to previous achievements, especially with conduction channels 10 to 100 times important. We also got a modulation current Ids as a function of the voltage Vgs on a large number of JFET significantly increasing the performance compared to previous batches.

Les mémoires non volatiles intégrées représentent une part importante du marché des semi-conducteurs. Bien qu'il s'adresse à de nombreuses applications différentes, ce type de mémoire fait face à des problèmes pour poursuivre la réduction continue de la résolution des technologies CMOS. En effet, l'introduction récente de high-k et de métal pour la grille des transistors menace la compétitivité de la solution Flash. En conséquence, de nombreuses solutions émergentes sont étudiées. L'Antifuse dans le cadre des mémoires OTP est utilisée pour l'identification de puces, la configuration de circuits, la réparation de système ou le stockage de données sécurisées. La programmation Antifuse repose sur la dégradation de l'oxyde de grille de son condensateur sous haute tension. Des travaux antérieurs ont déjà apporté quelques connaissances sur les mécanismes physiques impliqués sur des technologies à oxyde de grille SiO2. De nouveaux défis découlent de l'introduction des nouveaux matériaux de grille. Un examen complet est nécessaire sur les mécanismes de dégradation des oxydes impliqués dans la programmation Antifuse. L'utilisation intensive de la haute tension suggère également d'étendre notre connaissance sur la fiabilité dans cette gamme de tension. Les états pré et post-claquage de l'oxyde de grille sous des mécanismes à haute tension sont donc étudiés dans ce manuscrit se concentrant sur les technologies CMOS les plus avancées. Une loi en puissance type TDDB a été étendue vers les hautes tensions pour être utilisée comme un modèle de temps de programmation Antifuse. L'extension de la fiabilité TDDB nous donne également un élément clé pour modéliser la durée de vie du transistor de sélection. Des paramètres de programmation tels que l'amplitude de la tension, la compliance du courant ou la température sont également étudiés et leur impact sur le rendement en courant de lecture est abordé. Cette étude nous permet de rétrécir agressivement la surface globale de la cellule sans perte de performance ni de dégradation de la fiabilité. Un processus de caractérisation Antifuse est proposé pour être retravaillé et un modèle de programmation de tension-température-dépendante est inventé. Ce manuscrit a également mis l'accent sur la modélisation de courant de cellule programmée comme la fuite d’un oxyde de grille post-claquage. Un modèle compact MOSFET dégradé est proposé et comparé à l'état de l’art. Un bon accord est trouvé pour s'adapter à la large gamme de caractérisations I (V) de la cellule programmée. L'activation de ce modèle dans un environnement de design nous a permis de simuler la dispersion des distributions de courants de cellules programmées au niveau de la taille du produit à l'aide de runs Monte-Carlo. Enfin, cette thèse s'achève autour d'une étude d'investigation OxRAM comme une solution émergente. En combinant le dispositif Antifuse avec le mécanisme de commutation résistif de l'OxRAM, une solution hybride est proposée en perspective. / Embedded Non Volatile Memories represent a significant part of the semiconductor market. While it addresses many different applications, this type of memory faces issues to keep the CMOS scaling down roadmap. Indeed, the recent introduction of high-k and metal for the CMOS gate is threatening the Flash’s competitiveness. As a consequence many emerging solutions are being. The Antifuse as part of the OTP memories is fully CMOS compliant, Antifuse memories are used for Chip ID, chip configuration, system repairing or secured data storage to say the least. The Antifuse programming relies on the gate oxide breakdown of its capacitor under high voltage. Previous work already brought some knowledge about the physical mechanisms involved but mainly on SiO2 gate oxide technologies. New challenges arise from the introduction of the new gate materials. A full review is needed about the oxide breakdown mechanisms involved in the Antifuse programming. The extensive use of high voltage also suggests to extend our knowledge about reliability within this voltage range. Pre and post gate oxide breakdown under high voltage mechanisms are then deeply investigated in this manuscript focusing on the most advanced CMOS technologies. Fowler Nordheim Tunneling has been confirmed as the main mechanism responsible for the gate oxide leakage conduction under high voltage during the wearout phase even-though defect contribution has been evidenced to mainly contribute under low voltage , e.g. the virgin Antifuse leakage current. A TDDB based power law has been extended toward high voltage to be used as a robust Antifuse programming time model. Extending the TDDB reliability under high electric field also gives us key element to model the selection MOSFET time to failure. Programming parameters such as voltage amplitude, current compliance or temperature are also investigated and their impact on the Read Current Yield are tackled. This study allows us to aggressively shrink the bitcell overall area without losing performance nor degrading the reliability. This study also reveals a worst case scenario for the programming parameters when temperature is very low. As a consequence, the early Antifuse characterization process is proposed to be rework and a programming voltage-temperature-dependent solution is invented. This manuscript also focused on the Antifuse programmed cell current modeling as gate oxide post-breakdown conduction. A remaining MOSFET compact model is proposed and compared to the state of the art. Good agreement is found to fit the wide range of read current. Enabling this model within a CAD environment has allowed us to simulate the Read Current Yield dispersion at product size level using Monte-Carlo runs. Finally, this thesis wraps up around an OxRAM investigation study as a serious emerging eNVM solution. Combining the Antifuse device with the resistive switching mechanism of the OxRAM, a hybrid solution is proposed as a perspective.

Le transport d’énergie par des lignes HVDC constitue le principal réseau de transmission d’énergie électrique du futur. Les convertisseurs de puissance (par exemple de type MMC) qui constitueront ce réseau devront être capables de gérer des tensions de l’ordre de centaines de kilovolts ce qui rend critique l’alimentation des dispositifs de contrôle (gate-drive) de ces convertisseurs. Il est nécessaire de concevoir des solutions qui garantissent l’alimentation de ces gate-drives avec une isolation.Pour ce faire, un circuit basé sur le principe du flyback et utilisant un JFET normalement passant a été développé. Il est placé en parallèle d’un condensateur typiquement connecté aux bornes d’un bras d’onduleur. Il permet d’alimenter le dispositif de puissance dès qu’une faible tension est appliquée à son entrée. Cette fonction est assurée grâce au caractère normalement passant du JFET. Pour le prototype développé, la tension du bras est de 2 kV. La tension de sortie est régulée à 24 V. De nos jours, des JFET normalement passants avec une tenue en tension supérieure à 2 kV n’existent pas sur le marché. Donc, pour supporter les tensions mises en jeu dans le circuit, une mise en série de JFET SiC normalement passants commandés par un MOSFET Si a été réalisée (montage « super-cascode »). Le circuit développé est capable de fournir 20 W pour alimenter des gate-drives à des potentiels flottants. Le rendement obtenu est proche de 60 %. Aussi, le problème d’isolation est résolu par cette solution d’auto-alimentation. / HVDC power transmission is the future of the electrical energy transmission network. The power converters (e.g. MMC) used in this network will be able to cope with voltages of hundreds of kV, making the power supply of the gate-drive devices in these converters challenging. It is then necessary to design solutions that guarantee the power supply of these gate-drives, while providing high voltage isolation. To do this, a circuit, based on the flyback principle, was developed. It is placed in parallel with a capacitor typically connected to a half-bridge circuit. It has an auto-start feature. This allows to supply the gate-drive as soon as a low voltage is applied to the input of the self-supply system. This is obtained by taking advantage of the normally-ON character of the JFET. In our prototype, the input voltage is 2 kV. High voltage JFETs of 2 kV and higher breakdown voltages are not yet available on the market. So, to achieve this high voltage capacity, a series of Normally-ON SiC JFETs controlled by a low voltage Si MOSFET (Super-cascode circuit) is used in the circuit. The developed circuit is able to supply 20 W at different floating potentials with output voltage regulated at 24 V and an efficiency close to 60%. The isolation problem is then solved using this solution.

Satisfaire les besoins en énergie de manière responsable est possible grâce aux énergies renouvelables, notamment éoliennes et solaires. Cependant ces centres de captation d’énergie sont éloignés dans zones de consommation. Le transport de l’énergie via des réseaux HVDC (haute tension courant continu) permet un rendement et une flexibilité avantageuse face au transport HVAC (haute tension courant alternatif). Ceci est rendu possible grâce aux convertisseurs utilisant l’électronique de puissance. Les récents développements sur les semi-conducteurs à large bande interdite, plus particulièrement le carbure de silicium (SiC) offrent la possibilité de concevoir ces convertisseurs plus simples, utilisant des briques technologiques de plus fort calibre (≤ 10 kV). Cependant le packaging, essentiel à leur bon fonctionnement, ne suit pas ces évolutions. Dans cette thèse, nous explorons les technologies actuelles ainsi que les limites physique et normatives liées au packaging haute tension. Des solutions innovantes sont proposées pour concevoir un module de puissance haute tension, impactant que faiblement les paramètres connexes (résistance thermique, isolation électrique et paramètres environnementaux). Les éléments identifiés comme problématiques sont traités individuellement. La problématique des décharges partielles sur les substrats céramiques métallisés est développée et une solution se basant sur les paramètres géométriques a été testée. Le boitier standard type XHP-3 a été étudié et une solution permettant de le faire fonctionner à 10 kV à fort degré de pollution a été développée. / The supply of carbon-free energy is possible with renewable energy. However, windfarms and solar power plants are geographically away from the distribution points. Transporting the energy using the HVDC (High Voltage Direct Current) technology allow for a better yield along the distance and result in a cost effective approach compared to HVAC (High Voltage Alternative Current) lines. Thus, there is a need of high voltage power converters using power electronics. Recent development on wide bandgap semiconductors, especially silicon carbide (SiC) allow a higher blocking voltage (around 10 kV) that would simplify the design of such power electronic converters. On the other hand, the development on packaging technologies needs to follow this trend. In this thesis, an exploration of technological and normative limitation has been done for a high voltage power module design. The main hot spot are clearly identified and innovative solutions are studied to provide a proper response with a low impact on parasitic parameters. Partial Discharges (PD) on ceramic substrates is analyzed and a solution of a high Partial Discharge Inception Voltage (PDIV) is given based on geometrical parameters. The XHP-3 like power modules are studied and a solution allowing a use under 10 kV at a high pollution degree (PD3) is given.

Cette thèse concerne la récupération d'énergie vibratoire dans le but de proposer une alternative aux batteries conventionnelles pour l’alimentation de systèmes autonomes sans fil. Ceci permettrait d’améliorer leur compacité (moins d’énergie stockée), leur tenue dans des environnements sévères (forte température) et de réduire leur besoin d'entretien. Cette étude se concentre plus particulièrement sur les générateurs oscillants bistables, intéressants pour leur grande plage de fréquences utile comparée à celle offerte par les générateurs linéaires (limitée à la zone de résonance). Cette thèse se divise en quatre grandes parties. La première présente la construction du modèle mathématique permettant de prédire les différents comportements du générateur bistable (ces derniers pouvant coexister sur certaines plages de fréquences) incluant l'étude de la stabilité aux petites perturbations. Ce modèle met en évidence des comportements du générateur encore peu exploités pour la récupération d'énergie : les comportements sous-harmoniques dont la plage de fréquences permet d'agrandir la bande passante globale du générateur. Afin d’améliorer la précision du modèle, celui-ci est ensuite complété dans la deuxième partie par un critère semi-analytique : le critère de robustesse de stabilité qui caractérise la sensibilité du générateur aux perturbations extérieures (plus un comportement est robuste plus il sera facile à maintenir dans le temps). Le modèle ainsi obtenu ainsi que le système expérimentale montrent une grande plage de fréquences sur laquelle coexistent des comportements intéressants pour la récupération d’énergie (les orbites hautes) et des comportements non désirables (les orbites basses). La troisième partie de cette thèse présente donc différentes stratégies permettant de sauter des orbites basses vers les orbites hautes en jouant directement sur les paramètres du générateur. Enfin, la quatrième et dernière partie s’attarde sur l’influence du circuit d'interface AC-DC entre le générateur bistable et la charge en vue de son intégration future. / This thesis concerns vibratory energy harvesting in order to propose an alternative to conventional batteries for the power supply of autonomous wireless systems. This would improve their compactness (less stored energy), their resistance to harsh environments (high temperature) and reduce their need for maintenance. This study focuses in particular on bistable oscillating generators, which are interesting for their large useful frequency range compared to that offered by linear generators (limited to the resonance zone). This thesis is divided into four main parts. The first presents the construction of the mathematical model to predict the different behaviors of the bistable generator (these behaviors can coexist over certain frequency ranges) including the study of stability to small disturbances. This model highlights original behaviors for energy recovery: subharmonic behaviors whose frequency range allows increasing the overall generator bandwidth. In order to improve the accuracy of the model, a semi-analytical criterion is then added: the stability robustness criterion which characterizes the sensitivity of the different behaviors to external disturbances (the more robust a behavior, the easier to maintain over time). The model obtained and the experimental prototype show a wide frequency range on which the interesting behaviors (high orbits) and the undesirable behaviors (low orbits) coexist. The third part of this thesis therefore presents different strategies for jumping from low to high orbits by playing directly on the generator parameters. Finally, the fourth and last part focuses on the influence of the AC-DC interface circuit between the bistable generator and the load for future integration.

La fabrication des composants semi-conducteurs à base de nitrure de gallium (GaN) connaît actuellement une grande expansion. Ce matériau, par ces propriétés physico-chimiques intéressantes, est un très bon candidat pour la fabrication des composants de puissance à haute fréquence de fonctionnement. Dans la pratique, avant d’intégrer ces composants dans un système électronique, l’analyse de leur fiabilité est une étape nécessaire pour valider la technologie de fabrication utilisée. L’objectif de ce travail est la détermination des mécanismes physiques responsables de la dégradation des performances des Transistors à Haute Mobilité Electronique (HEMT) à base d’hétérostructures AlGaN/GaN et AlInN/GaN. Dans un premier temps, la caractérisation en régime statique des composants, par des mesures de courant et de capacité à différentes températures, nous a permis de repérer certaines anomalies dans les caractéristiques des composants. Cette non-idéalité liée aux effets thermiques semble provenir des mécanismes de piégeage des porteurs par les défauts dans le matériau. Dans le but d’analyser ces mécanismes, des mesures de spectroscopie de défauts profonds (DLTS) ont été effectuées sur la capacité de type Schottky du contact de la grille. L’étape suivante a consisté à mesurer les pièges profonds dans les HEMTs par DLTS en courant de drain, de façon à déterminer quels défauts influencent directement le courant dans ces dispositifs. Cette étude a été effectuée sur différents composants avec différentes géométries pour analyser au mieux le comportement de ces pièges. L’étude du contact de grille est aussi une étape importante pour déterminer les origines de défaillance des composants. Pour cela, nous avons réalisé une étude approfondie sur les différents mécanismes de transport à travers la barrière métal/semi-conducteur. Cette étude nous a permis de conclure sur la stabilité du contact de grille après les tests de vieillissement accélérés. / The manufacture of semiconductor components based on gallium nitride (GaN) is currently undergoing a major expansion. This material, by his physical and chemical attractive properties, is a very good candidate for the manufacture of high power and hign frequency operating components. In practice, before integrating these components in an electronic system, the analysis of reliability is a necessary step to validate the used manufacturing technology. The objective of this work is to determine physical mechanisms responsible for the performance degradation of high electron mobility transistors (HEMT) based on AlGaN/GaN and AlInN/GaN heterostructures. At first, the static characterization of the components, by current and capacitance measurements at different temperatures, allowed us to identify anomalies in the characteristics. This non-ideality due to thermal effects seem to come from the trapping mechanisms of carriers by defects in the material. In order to analyze these mechanisms, deep levels transient spectroscopy measurements(DLTS) were carried out on the Schottky contact of the gate. The next step was to measure the deep traps in HEMTs by DLTS on drain current, in order to identify defects directly related to the current in these devices. This study was performed on different components with different geometries to analyze the behavior of these traps. The study of the gate contact is an important step in determining the origin of component failure. For this, we conducted a deep study on different transport mechanisms across the metal/semiconductor barrier. This study allowed us to conclude on the stability of the gate contact after the accelerated aging tests.

Le projet industriel français MEGaN vise le développement de module de puissance à base de compostant HEMT en GaN. Une des application industrielle concerne l’aéronautique avec une forte contrainte en isolation galvanique (>100 kV/s) et en température ambiante (200°C). Le travail de thèse a été concentré sur une brique module de puissance (bras d’onduleur 650 V 30 A). L’objectif est d’atteindre un prototype de facteur de forme peu épais, 30 cm2 et embarquant l’ensemble des fonctions driver, alimentation de driver, la capacité de bus et capteur de courant phase. Cet objectif implique un fort rendement énergétique, et le respect de l’isolation galvanique alors que la contrainte en surface est forte. Le manuscrit, outre l’état de l’art relatif au module de puissance et notamment celui à base de transistor GaN HEMT, aborde une solution d’isolation de signaux de commande à base de micro-transformateur. Des prototypes de micro-transformateur ont été caractérisés et vieillis pendant 3000 H pour évaluer la robustesse de la solution. Les travaux ont contribué à la caractérisation de plusieurs composants GaN afin de mûrir des modèles pour la simulation circuit de topologie de convertisseur. Au sein du travail collaboratif MEGaN, notre contribution ne concernait pas la conception du circuit intégré (driver de grille), tout en ayant participé à la validation des spécifications, mais une stratégie d’alimentation du driver de grille. Une première proposition d’alimentation isolée pour le driver de grille a privilégié l’utilisation de composants GaN basse-tension. La topologie Flyback résonante avec clamp permet de tirer le meilleur parti de ces composants GaN mais pose la contrainte du transformateur de puissance. Plusieurs technologies pour la réalisation du transformateur ont été validées expérimentalement et notamment une proposition originale enfouissement du composant magnétique au sein d’un substrat polymère haute-température. En particulier, un procédé de fabrication peu onéreux permet d’obtenir un dispositif fiable (1000 H de cyclage entre - 55 ; + 200°C), avec un rendement intrinsèque de 88 % pour 2 W transférés. La capacité parasite d’isolation est réduite par rapport aux prototypes précédent. Deux prototypes d’alimentations à forte intégration utilisent soit les transistors GaN basse tension (2.4 MHz, 2 W, 74 %, 6 cm2), soit un circuit intégré dédié en technologie CMOS SOI, conçu pour l’application (1.2 MHz, 2 W, 77 %, 8.5 cm2). Le manuscrit propose par la suite une solution intégrable de mesure de courant de phase du bras de pont, basé sur une magnétorésistance. La comparaison expérimentale vis à vis d’une solution à résistance de shunt. Enfin, deux prototypes de convertisseur sont décrits, dont une a pu faire l’objet d’une validation expérimentale démontrant des pertes en commutation réduites. / The french industrial project MEGaN targets the development of power module based on GaN HEMT transistors. One of the industrial applications is the aeronautics field with a high-constraint on the galvanic isolation (>100 kV/s) and ambient temperature (200°C). The intent of this work is the power module block (3 phases inverter 650 V 30 A). The goal is to obtain a small footprint module, 30 cm2, with necessary functions such as gate driver, gate driver power supply, bulk capacitor and current phase sensor. This goal implies high efficiency as well as respect of the constraint of galvanic isolation with an optimized volume. This dissertation, besides the state of the art of power modules and especially the GaN HEMT ones, addressed a control signal isolation solution based on coreless transformers. Different prototypes based on coreless transformers were characterized and verified over 3000 hours in order to evaluate their robustness. The different studies realized the characterization of the different market available GaN HEMTs in order to mature a circuit simulation model for various converter topologies. In the collaborative work of the project, our contribution did not focus on the gate driver chip design even if experimental evaluation work was made, but a gate driver power supply strategy. The first gate driver isolated power supply design proposition focused on the low-voltage GaN HEMT conversion. The active-clamp Flyback topology allows to have the best trade-off between the GaN transistors and the isolation constraint of the transformer. Different transformer topolgies were experimentally performed and a novel PCB embedded transformer process was proposed with high-temperature capability. A lamination process was proposed for its cost-efficiency and for the reliability of the prototype (1000 H cycling test between - 55; + 200°C), with 88 % intrinsic efficiency. However, the transformer isolation capacitance was drastically reduced compared to the previous prototypes. 2 high-integrated gate driver power supply prototypes were designed with: GaN transistors (2.4 MHz, 2 W, 74 %, 6 cm2), and with a CMOS SOI dedicated chip (1.2 MHz, 2 W, 77 %, 8.5 cm2). In the last chapter, this dissertation presents an easily integrated solution for a phase current sensor based on the magnetoresistance component. The comparison between shunt resistor and magnetoresistance is experimentally performed. Finally, two inverter prototypes are presented, with one multi-level gate driver dedicated for GaN HEMT showing small switching loss performance.

Les convertisseurs de forte puissance sont des éléments critiques des futurs réseaux HVDC. À ce titre, leur fiabilité et leur endurance sont primordiales. La défaillance d’un composant se produit soit en circuit ouvert, ou en court-circuit. Le composant défaillant en circuit ouvert est inadmissible pour les convertisseurs utilisant une topologie de mise en série. En particulier, dans certaines applications HVDC, les modules doivent être conçus de telle sorte que lorsqu'une défaillance se produit, le module défaillant doit se comporter comme un court-circuit et supporter ainsi le courant nominal qui le traverse. Un tel comportement est appelé “défaillance en court-circuit” ou “failure-to-short-circuit”. Actuellement, tous les modules de puissance ayant un mode de défaillance en court-circuit disponibles dans le commerce utilisent des semi-conducteurs en silicium. Les potentialités des semi-conducteurs en carbure de silicium (SiC) poussent, aujourd’hui, les industriels et les chercheurs à mener des investigations pour développer des modules Fail-to-short à base des puces SiC. C’est dans ce contexte que se situe ce travail de thèse, visant à concevoir un module à base de puces SiC offrant un mode de défaillance de court-circuit. Pour cela nous présentons d’abord une étude de l’énergie de défaillance des puces SiC, afin de définir les plages d’activation du mécanisme Fail-to-short. Ensuite, nous démontrons la nécessité de remplacer les interconnexions classiques (fils de bonding) par des contacts massifs sur la puce. Enfin, une mise en œuvre est présentée au travers d’un module “demi pont” à deux transistors MOSFET. / The reliability and endurance of high power converters are paramount for future HVDC networks. Generally, module’s failure behavior can be classified as open-circuit failure and short-circuit failure. A module which fails to an open circuit is considered as fatal for applications requiring series connection. Especially, in some HVDC application, modules must be designed such that when a failure occurs, the failed module still able to carry the load current by the formation of a stable short circuit. Such operation is referred to as short circuit failure mode operation. Currently, all commercially available power modules which offer a short circuit failure mode use silicon semiconductors. The benefits of SiC semiconductors prompts today the manufacturers and researchers to carry out investigations to develop power modules with Fail-to-short-circuit capability based on SiC dies. This represents a real challenge to replace silicon power module for high voltage applications in the future. The work presented in this thesis aims to design a SiC power module with failure to short-circuit failure mode capability. The first challenge of the research work is to define the energy leading to the failure of the SiC dies in order to define the activation range of the Fail-to-short mechanism. Then, we demonstrate the need of replacing the conventional interconnections (wire bonds) by massive contacts. Finally, an implementation is presented through a "half bridge" module with two MOSFETs.

Le développement de l’énergie renouvelable loin des zones urbaines demande le transport d'une grande quantité d’énergie sur de longues distances. Le transport d’électricité en courant continu haute tension (HVDC) présente beaucoup d’avantages par rapport à celui en courant alternatif. Dans ce contexte il est nécessaire de développer des convertisseurs de puissance constitués par des composants électroniques très haute tension, 10 à 30 kV. Si les composants en silicium ne peuvent pas atteindre ces objectifs, le carbure de silicium (SiC) se positionne comme un matériau semiconducteur alternatif prometteur. Pour supporter des tensions élevées, une région de "drift", relativement large et peu dopée constitue le cœur du composant de puissance. En pratique l’obtention d’une tension de blocage effective dépend de plusieurs facteurs et surtout de la conception d'une terminaison de jonction adaptée. Cette thèse présente une méthode pour améliorer la tenue en tension des composants en SiC basée sur l’utilisation des terminaisons de jonctions : Deep Trench Termination. Cette méthode utilise une tranchée gravée profonde en périphérie du composant, remplie avec un matériau diélectrique pour supporter l'étalement des lignes équipotentielles. La conception de la diode avec cette terminaison a été faite par simulation TCAD, avec deux niveaux de tension 3 et 20 kV. Les travaux ont pris en compte les caractéristiques du matériau, les charges à l’interface de la tranchée et les limites technologiques pour la fabrication. Ce travail a abouti sur la fabrication de démonstrateurs et leur caractérisation pour valider notre conception. Lors de la réalisation de ces structures, la gravure plasma du SiC a été optimisée dans un bâti ICP de manière à obtenir une vitesse de gravure élevée et en conservant une qualité électronique de l'état des surfaces gravées. Cette qualité est confirmée par les résultats de caractérisation obtenus avec des tenues en tension proches de celle idéale. / The development of renewable energy away from urban areas requires the transmission of a large amount of energy over long distances. High Voltage Direct Current (HVDC) power transmission has many advantages over AC power transmission. In this context, it is necessary to develop power converters based on high voltage power electronic components, 10 to 30 kV. If silicon components cannot achieve these objectives, silicon carbide (SiC) is positioned as a promising alternative semiconductor material. To support high voltages, a drift region, relatively wide and lightly doped is the heart of the power component. In practice obtaining an effective blocking voltage depends on several factors and especially the design of a suitable junction termination. This thesis presents a method to improve the voltage withstand of SiC components based on the use of junction terminations: Deep Trench Termination. This method uses a trench deep etching around the periphery of the component, filled with a dielectric material to support the spreading of the equipotential lines. The design of the diode with this termination was done by TCAD simulation, with two voltage levels 3 and 20 kV. The work took into account the characteristics of the material, the interface charge of the trench and the technological limits for the fabrication. This work resulted in the fabrication of demonstrators and their characterization to validate the design. During the production of these structures, plasma etching of SiC has been optimized in an ICP reactor so as to obtain a high etching rate and maintaining an electronic quality of the state of etched surfaces. This quality is confirmed by the results of characterization obtained with blocking voltage close to the ideal one.

En raison de l'attrait croissant pour les applications haute tension, haute tempé-rature et haute fréquence, le carbure de silicium (SiC) continue d'attirer l'attention du monde entier comme l'un des candidats les plus compétitifs pour remplacer le sili-cium dans le champ électrique de puissance. Entre-temps, il est important de carac-tériser les défauts des semi-conducteurs et d'évaluer leur influence sur les dispositifs de puissance puisqu'ils sont directement liés à la durée de vie du véhicule porteur. De plus, la fiabilité, qui est également affectée par les défauts, devient une question incontournable dans le domaine de l'électricité de puissance.Les défauts, y compris les défauts ponctuels et les défauts prolongés, peuvent introduire des niveaux d'énergie supplémentaires dans la bande passante du SiC en raison de divers métaux comme le Ti, le Fe ou le réseau imparfait lui-même. En tant que méthode de caractérisation des défauts largement utilisée, la spectroscopie à transitoires en profondeur (DLTS) est supérieure pour déterminer l'énergie d'activa-tion Ea , la section efficace de capture Sigma et la concentration des défauts Nt ainsi que le profil des défauts dans la région d'épuisement grâce à ses divers modes de test et son analyse numérique avancée. La détermination de la hauteur de la barrière Schottky (HBS) prête à confusion depuis longtemps. Outre les mesures expérimentales selon les caractéristiques I-V ou C-V, différents modèles ont été proposés, de la distribution gaussienne du HBS au modèle de fluctuation potentielle. Il s'est avéré que ces modèles sont reliés à l'aide d'une hauteur de barrière à bande plate Phi_BF . Le tracé de Richardson basé sur Phi_BF ainsi que le modèle de fluctuation potentielle deviennent un outil puissant pour la caractérisation HBS. Les HBSs avec différents contacts métalliques ont été caractéri-sés, et les diodes à barrières multiples sont vérifiées par différents modèles. Les défauts des électrons dans le SiC ont été étudiés avec des diodes Schottky et PiN, tandis que les défauts des trous ont été étudiés dans des conditions d'injec-tion forte sur des diodes PiN. 9 niveaux d'électrons et 4 niveaux de trous sont com-munément trouvés dans SiC-4H. Une relation linéaire entre le Ea extrait et le log(sigma) indique l'existence de la température intrinsèque de chaque défaut. Cependant, au-cune différence évidente n'a été constatée en ce qui concerne l'inhomogénéité de la barrière à l'oxyde d'éther ou le métal de contact. De plus, les pièges à électrons près de la surface et les charges positives fixes dans la couche d'oxyde ont été étudiés sur des MOSFET de puissance SiC par polarisation de porte à haute température (HTGB) et dose ionisante totale (TID) provoquées par irradiation. Un modèle HTGB-assist-TID a été établi afin d'ex-plain l'effet de synergie. / Due to the increasing appeal to the high voltage, high temperature and high fre-quency applications, Silicon Carbide (SiC) is continuing attracting world’s attention as one of the most competitive candidate for replacing silicon in power electric field. Meanwhile, it is important to characterize the defects in semiconductors and to in-vestigate their influences on power devices since they are directly linked to the car-rier lifetime. Moreover, reliability that is also affected by defects becomes an una-voidable issue now in power electrics. Defects, including point defects and extended defects, can introduce additional energy levels in the bandgap of SiC due to various metallic impurities such as Ti, Fe or intrinsic defects (vacancies, interstitial…) of the cristalline lattice itself. As one of the widely used defect characterization method, Deep Level Transient Spectroscopy (DLTS) is superior in determining the activation energy Ea , capture cross section sigma and defect concentration Nt as well as the defect profile in the depletion region thanks to its diverse testing modes and advanced numerical analysis. Determination of Schottky Barrier Height (SBH) has been confusing for long time. Apart from experimental measurement according to I-V or C-V characteristics, various models from Gaussian distribution of SBH to potential fluctuation model have been put forward. Now it was found that these models are connected with the help of flat-band barrier height Phi_BF . The Richardson plot based on Phi_BF along with the potential fluctuation model becomes a powerful tool for SBH characterization. SBHs with different metal contacts were characterized, and the diodes with multi-barrier are verified by different models. Electron traps in SiC were studied in Schottky and PiN diodes, while hole traps were investigated under strong injection conditions in PiN diodes. 9 electron traps and 4 hole traps have been found in our samples of 4H-SiC. A linear relationship between the extracted Ea and log(sigma) indicates the existence of the intrinsic temper-ature of each defects. However, no obvious difference has been found related to ei-ther barrier inhomogeneity or contact metal. Furthermore, the electron traps near in-terface and fixed positive charges in the oxide layer were investigated on SiC power MOSFETs by High Temperature Gate Bias (HTGB) and Total Ionizing Dose (TID) caused by irradiation. An HTGB-assist-TID model was established in order to ex-plain the synergetic effect.