Orientadores: Alfredo Goldman vel Lejbman, Islene Calciolari Garcia / Dissertação (mestrado profissional) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-04T11:56:37Z (GMT). No. of bitstreams: 1 Calabrez_CarlosEduardo_M.pdf: 2809639 bytes, checksum: 25f27e0fd288194f67d158f07bb12e62 (MD5) Previous issue date: 2004 / Resumo: Este trabalho apresenta diversas tecnologias de comunicação entre objetos distribuídos em Java: RMI, RMI-IIOP, CORBA (JavaIDL e JacORB) e JAX-RPC (SOAP). Suas arquiteturas e suas principais características são descritas, assim como exemplos contendo os passos principais para a sua utilização. Em seguida são apresentadas comparações detalhadas do desempenho dessas tecnologias em cenários distintos. Estudos similares demonstraram que RMI obtém um bom desempenho em muitos casos. Este trabalho confirma essa tendência e verifica a diferença de desempenho ao se utilizar as demais tecnologias / Abstract: This work presents several communication technologies for distributed objects in Java: RMI, RMI-IIOP (JavaIDL and JacORB) and JAX-RPC (SOAP). We describe their architectures and main characteristics, and we also present practical examples of their usage. We complete the work with detailed comparisons among these technologies on different scenarios. From previous works we already know that RMI generally outperforms the other technologies, but we also want to verify the performance ratio of the other technologies / Mestrado / Engenharia de Computação / Mestre em Computação

Orientador: Rodolfo Jardim de Azevedo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-22T08:24:56Z (GMT). No. of bitstreams: 1 Abdnur_ThiagoBorges_M.pdf: 3580657 bytes, checksum: 2f83cda26eeb7b31a6ed647c31e27117 (MD5) Previous issue date: 2012 / Resumo: Com a mudança da maior parte das arquiteturas convencionais para multi-core a comunica _cão entre as diferentes unidades de processamento se torna um problema de destaque, principalmente no que tange _a transferência de dados entre cores. Apesar do enorme impacto no desempenho, é limitado o número de trabalhos científicos que tratam sobre novas soluções para o problema, o foco mais comum é realizar a comunicação através da memória ou endereços específicos mapeados em memória. Nesta dissertação foi definido um modelo de comunicação que acrescenta três novas instruções ao conjunto de instruções do SPARCv8, permitindo que diferentes cores transportem dados entre si diretamente, sem a latência derivada do uso de uma memória compartilhada e de Lucas, como _e o caso da atual implementação do LEON3. Avaliou-se esse modelo de comunicação através de diversos tipos de aplicações sintéticas como produtor-consumidor e pipeline. Para tornar o protótipo em FPGA mais realista, também foi construído um modelo de atraso para a memória principal do sistema, para que o desempenho relativo entre processador e memória _que mais próximo do real. Foi adicionado um suporte básico _as novas instruções no compilador para seu uso em código C através de asm-inline. De forma geral, obteve-se ganhos de 3% _a até 70 vezes, em termos de tempo de execução, em comparação ao uso de memória compartilhada e Lucas / Abstract: As processors design shift towards multicore architectures, new challenges arise to increase the core to core communication efficiency. Despite the potential huge performance impact, the number of papers focusing on this problem is limited. In this project, we define a communication model, adding three new instructions to the SPARCv8 instruction set, to allow different cores to communicate directly, without the shared memory and lock latencies. We implemented the model inside the LEON3 VHDL and evaluated it using synthetic benchmarks like producer-consumer and pipeline. To make the FPGA prototype timings more realistic, we also implemented a new memory timer so that it keeps the processor-memory speed ratio closer to real values. We also created the basic compiler support for these new instructions through intrinsic, converted to inline assembly in C code. Our overall results improve the performance from 3% to up to 70 times faster / Mestrado / Ciência da Computação / Mestre em Ciência da Computação

Orientador: Julio César López Hernández / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-18T13:36:05Z (GMT). No. of bitstreams: 1 Oliveira_ThomazEduardodeFigueiredo_M.pdf: 4175073 bytes, checksum: 14d147ca37955c85736d05e60182a583 (MD5) Previous issue date: 2011 / Resumo: Os algoritmos de resumo criptográfico são uma importante ferramenta usada em muitas aplicações para o processamento seguro e eficiente de informações. Na década de 2000, sérias vulnerabilidades encontradas em funções de resumo tradicionais, como o SHA-1 e o MD5, levou a comunidade a repensar o desenvolvimento da criptanálise destes algoritmos e projetar novas estratégias para a sua construção. Como resultado, o instituto NIST anunciou em novembro de 2007 um concurso público para o desenvolvimento de um novo padrão de funções de resumo, o SHA-3, contando com a participação de autores de todo o mundo. Esta dissertação foca nos aspectos da implementação em software de alguns algoritmos submetidos no concurso SHA-3, buscando compreender a forma como os autores desenvolveram a questão do custo computacional de seus projetos em diversas plataformas, além de entender os novos paradigmas de implementação introduzidos pela tecnologia presente nos processadores atuais. Como consequência, propusemos novas técnicas algorítmicas para a implementação em software de alguns algoritmos, como o Luffa e o Keccak, levando aos mesmos melhorias significativas de desempenho / Abstract: Hash algorithms are an important tool of cryptography used in many applications for secure and efficient information processing. During the 2000 decade, serious vulnerabilities found at some traditional hash functions like SHA-1 and MD5 prompted the cryptography community to review the advances in the cryptanalysis of these algorithms and their design strategies. As a result, on November, 2007, NIST announced a public competition to develop a new cryptographic hash function, the SHA-3, which involved competitors throughout the world. This work focuses on the software implementation aspects of some of the SHA-3 submitted algorithms, seeking to comprehend how the authors resolved the computational cost issues at distinct platforms and to understand the new paradigms introduced by the present processors technology. As a consequence, we proposed new algorithmic techniques for the software implementation of Luffa and Keccak hash algorithms, improving their performance significantly / Mestrado / Teoria da Computação / Mestre em Ciência da Computação

Orientador : Maria Beatriz Felgar de Toledo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Computação Cientifica / Made available in DSpace on 2018-08-03T14:52:35Z (GMT). No. of bitstreams: 1 Kasprzak_Gustavo_M.pdf: 3857848 bytes, checksum: fd2d568076f405b873024e893780358a (MD5) Previous issue date: 2003 / Resumo: Sistemas Gerenciadores de Workflow (SGWFs) tradicionais gerenciam instâncias de workflow e suas respectivas atividades de forma independente. Atividades têm, usualmente, granularidade grossa, longa duração e são altamente dependentes dos processos aos quais elas pertencem. Além disso, utilizam em suas execuções aplicações e outros recursos compartilhados (ex., arquivos e bancos de dados). A semântica das atividades, incluindo suas respectivas aplicações e recursos compartilhados, não é conhecida pelo SGWF. Como resultado, é possível que a execução concorrente de atividades de workflow conflitantes gere inconsistências de dados, além de invocações e acessos indevidos a aplicações e recursos. Assim, utilizando o WorkToDo como SGWF de estudo, apresentamos neste trabalho dois mecanismos de sincronização de atividades que permitem a execução de atividades de forma mutuamente exclusiva e a manutenção de requisitos de ordenação entre essas atividades. Apresentamos, ainda, algumas extensões aos mecanismos de detecção e tratamento de falhas de atividades do WorkToDo, de forma a torná-los mais poderosos e robustos / Abstract: Traditional Workflow Management Systems (WfMSs) manage workflow instances and their respective activities in a independent formo Activities usually have coarse granularity, are long-lived and are highly process-dependent. Moreover, they use shared applications and other resources (ex., files and data bases). The semantics of the activities, including their respective applications and shared resources, is not known by the WfMS. As a result, it is possible that the concurrent execution of conflicting workflow activities generates data inconsistencies, in addition to improper invocation and access to applications and resources. Thus, using WorkToDo as the WfMS of study, we present in this work two activity synchronization mechanisms that allow the execution of activities in a mutually exclusive form and the maintenance of ordering requirements between these activities. We still present some extensions to activity failure detectionjhandling mechanisms oí the WorkToDo to make them more powerful and robusto / Mestrado / Ciência da Computação / Mestre em Ciência da Computação

Orientadores: Rodolfo Jardim de Azevedo, Sandro Rigo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-27T12:16:48Z (GMT). No. of bitstreams: 1 Cardoso_RogerioAlves_M.pdf: 7699903 bytes, checksum: be514fda4ed9849ea41a1899010841c7 (MD5) Previous issue date: 2015 / Resumo: Com o aumento da complexidade dos sistemas eletrônicos, novos desafios foram surgindo na fase de projeto desses sistemas; assim, os requisitos de projeto estão cada vez mais complexos, implicando diretamente no time-to-market que torna-se cada vez mais difícil de ser cumprido. As abordagens tradicionais como o projeto RTL tornaram-se impraticáveis visto que é cada vez mais evidente a necessidade da criação de software paralelamente ao projeto de hardware. Nesse contexto, metodologias modernas como ESL têm sido utilizadas com sucesso, para que os projetistas possam solucionar esses problemas. Com o crescente numero de funcionalidades que os novos dispositivos implementam e o aumento da complexidade das aplica coes, muitas vezes exigem que esses dispositivos rodem um sistema operacional embarcado. Isso dificulta ainda mais o desenvolvimento homogêneo hardware/software, pois demanda a criação de plataformas virtuais completas capazes de executarem um sistema operacional e suas aplicações, e o desenvolvimento dessas plataformas não é uma tarefa trivial. Este trabalho apresenta a implementação de uma plataforma, em nível de sistema, completa da arquitetura LEON, utilizando a ferramenta ArchC. A plataforma apresentada permite executar um sistema operacional Linux e suas aplica coes, com suporte a gerenciamento de memoria virtual. Além de demonstrar as dificuldades e as limitações da ferramenta ArchC na geração desse tipo plataformas / Abstract: Design challenges in electronic systems increase with their size and the design require- ments, leading to even more pressure in time-to-market issues. Traditional approaches like RTL become unaffordable, due to the need for parallel development of hardware and software necessity. In this context, modern methodologies like ESL have been success- fully used to tackle this kind of problem. With the increasing number of features and the complexity of the applications to that new devices, these devices, in major, may need an embedded operating system. This poses a challenge in the homogeneous development of hardware and software, demanding a complex virtual platform development, capable of running an operating system and its applications. But, developing this kind of platform is not a simple task. This work presents an ArchC System Level Platform implementation, based on LEON architecture. This platform can execute a Linux operating system and user applications with virtual memory support. It besides demonstrates the challenges and limitations of the ArchC tools on development of this type of platform / Mestrado / Ciência da Computação / Mestre em Ciência da Computação

Made available in DSpace on 2015-04-14T14:49:10Z (GMT). No. of bitstreams: 1 417206.pdf: 2684469 bytes, checksum: eee55b180d3981f3bad747667dc61538 (MD5) Previous issue date: 2009-07-20 / A evolu??o da tecnologia de fabrica??o de circuitos integrados continua obedecendo ? lei de Moore. Entretanto, aplica??es cient?ficas cada vez mais necessitam de recursos de alto desempenho computacional, motivando pesquisadores a propor a acelera??o por hardware dedicado para aumentar o desempenho destas aplica??es. Freq?entemente, devido ? necessidade de rapidez no projeto de tais aplica??es, empregam-se t?cnicas de projeto com emprego de hardware reconfigur?vel. Atualmente, h? um grande aumento em pesquisas de biof?sica molecular com o objetivo principal na concep??o de f?rmacos. Por?m, para se chegar at? a droga e a poss?vel cura de alguma doen?a, diversos procedimentos devem ser empreendidos. Como exemplos podem ser citados experimentos para determinar o comportamento de mol?culas simples ou de prote?nas. As simula??es por din?mica molecular aportam uma variedade de informa??es do sistema molecular em quest?o. Entretanto, para se executar estas simula??es ? necess?rio o aux?lio de recursos computacionais de alto desempenho, devido ? elevada quantidade de c?lculos a efetuar, ? quantidade de informa??es geradas e ? necessidade destas informa??es e resultados em per?odos curtos de tempo, tornando a exig?ncia por computa??o de alto desempenho uma caracter?stica b?sica desta ?rea. Para suprir a exig?ncia computacional de simula??es por din?mica molecular existem plataformas baseadas em FPGAs, que s?o largamente utilizadas como aceleradores de hardware de aplica??es com alto custo computacional. FPGAs s?o amplamente dispon?veis e permitem realizar rapidamente o projeto e a implementa??o de hardware com alto desempenho se comparado a software executando em processadores de prop?sito geral. A principal contribui??o deste trabalho ? uma proposta de m?todo de comunica??o entre uma m?quina hospedeira e uma plataforma de hardware reconfigur?vel baseada em FPGAs, sugerindo uma arquitetura de software para integra??o das plataformas de software e o hardware usado para acelerar aplica??es de simula??o por din?mica molecular. A proposta foi implementada como uma API para organiza??o da comunica??o entre as plataformas em n?veis de abstra??o de servi?o, visando tornar as camadas de software independentes do hardware.

Made available in DSpace on 2015-04-14T14:49:27Z (GMT). No. of bitstreams: 1 426166.pdf: 1112842 bytes, checksum: 272980ccb156c75a298ac99c2e9c1b46 (MD5) Previous issue date: 2010-03-25 / A resolu??o de Sistemas de Equa??es Lineares ? um problema de grande import?ncia em Ci?ncia da Computa??o. Entretanto, os m?todos tradicionais n?o oferecem garantia de solu??es corretas e nem mesmo da exist?ncia de uma solu??o. Por isso, cada vez mais tem-se aplicado a Computa??o Verificada em tais algoritmos. Por outro lado, a Computa??o Verificada aumenta o custo computacional e, em alguns casos, impossibilita a resolu??o dos sistemas em um tempo aceit?vel. Uma alternativa encontrada para minimizar o custo ? a utiliza??o de Computa??o Paralela. Diversos trabalhos t?m focado em otimizar a Computa??o Verificada para execu??o em agregados de computadores. Entretanto, dado o grande avan?o dos processadores com m?ltiplos n?cleos de processamento (cores), ? uma necessidade premente que sejam tamb?m propostas solu??es baseadas em modelos de paralelismo para mem?ria compartilhada buscando, assim, explorar eficientemente as novas arquiteturas. Nesse contexto, o presente trabalho apresenta uma ferramenta para resolu??o verificada de Sistemas Lineares Densos Intervalares de Grande Porte. Al?m de prover verifica??o autom?tica dos resultados, a ferramenta ? otimizada para execu??o em arquiteturas multicore. As estrat?gias adotadas permitiram desenvolver uma solu??o escal?vel que, ao resolver Sistemas Intervalares de ordem 15.000x15.000 em um computador com 8 cores, obteve redu??o de 85% no tempo de execu??o e speedup de 6,70 em compara??o com a solu??o inicial.

Made available in DSpace on 2015-04-14T14:49:32Z (GMT). No. of bitstreams: 1 431852.pdf: 1120851 bytes, checksum: 164e0d72a540ab33502e807a748407b1 (MD5) Previous issue date: 2010-03-10 / Este trabalho apresenta uma arquitetura para suporte ? execu??o de tarefas de minera??o de dados em ambientes de computa??o de alto desempenho, tais como: clusters, m?quinas SMP e grades. Esta arquitetura automatiza o processo de dimensionamento da aplica??o paralela, criando ferramentas para a constru??o autom?tica de tarefas, mapeamento, ger?ncia e execu??o dessas aplica??es nos recursos computacionais dispon?veis. Os mecanismos criados para a execu??o de aplica??es de minera??o possibilitam a combina??o do paralelismo do fluxo de dados e de instru??es. Como contribui??o do trabalho, destaca-se a organiza??o da arquitetura proposta e a cria??o de um algoritmo para mapeamento de aplica??es de minera??o paralelas em ambientes computacionais heterog?neos. Enfatiza-se o suporte ao aproveitamento de recursos com m?ltiplos n?cleos de processamento (multi-cores). Al?m disso, apresenta-se a paraleliza??o de um algoritmo de minera??o de dados para regress?o

Made available in DSpace on 2015-04-14T14:49:50Z (GMT). No. of bitstreams: 1 439447.pdf: 12654350 bytes, checksum: 6b1e68a168b4468adf4d1eba9517ad21 (MD5) Previous issue date: 2012-03-19 / This work proposes a Domain-Specific Language for Parallel Patterns Oriented Parallel Programming (LED-PPOPP). Its main purpose is to provide a way to decrease the amount of effort necessary to develop parallel programs, offering a way to guide developers through patterns which are implemented by the language interface. The idea is to exploit this approach avoiding large performance losses in the applications. Patterns are specialized solutions, previously studied, and used to solve a frequent problem. Thus, parallel patterns offer a higher abstraction level to organize the algorithms in the exploitation of parallelism. They also can be easily learned by inexperienced programmers and software engineers. This work carried out a case study based on the Master/Slave pattern, focusing on the parallelization of algorithms for multi-core architectures. The implementation was validated through experiments to evaluate the programming effort to write code in LED-PPOPP and the performance achieved by the parallel code automatically generated. The obtained results let us conclude that a significant reduction in the parallel programming effort occurred in comparison to the Pthreads library utilization. Additionally, the final performance of the parallelized algorithms confirms that the parallelization with LED-PPOPP does not bring on significant losses related to parallelization using OpenMP in most of the all experiments carried out. / Este trabalho prop?s uma Linguagem Espec?fica de Dom?nio de Programa??o Paralela Orientada a Padr?es Paralelos (LED-PPOPP). O principal objetivo ? reduzir o esfor?o e induzir o programador a desenvolver algoritmos paralelos guiando-se atrav?s de padr?es que s?o implementados pela interface da linguagem, evitando que ocorram grandes perdas de desempenho nas aplica??es. Anteriormente estudados, os padr?es s?o solu??es especializadas e utilizadas para resolver um problema frequente. Assim, padr?es paralelos s?o descritos em um alto n?vel de abstra??o para organizar os algoritmos na explora??o do paralelismo, podendo ser facilmente interpretados por programadores inexperientes e engenheiros de software. Como ponto de partida, este trabalho realizou um estudo de caso baseandose no padr?o Mestre/Escravo, focando na paraleliza??o de algoritmos para arquiteturas multi-core. Atrav?s de experimentos para medi??o de esfor?o e desempenho, a implementa??o de estudo de caso foi avaliada obtendo bons resultados. Os resultados obtidos mostram que houve uma redu??o no esfor?o de programa??o paralela em rela??o a utiliza??o da biblioteca Pthreads. J? com rela??o ao desempenho final das aplica??es paralelizadas, foi poss?vel comprovar que a paraleliza??o com LED-PPOPP n?o acarreta perdas significativas com rela??o a paraleliza??es com OpenMP na quase totalidade das aplica??es testadas.

Made available in DSpace on 2015-04-14T14:50:10Z (GMT). No. of bitstreams: 1 457558.pdf: 3774876 bytes, checksum: 2e292891c7a84495b7410724b3e2926e (MD5) Previous issue date: 2014-03-18 / The growing demand for wireless equipment for use in industrial automation communication networks has motivated the development of this dissertation. The emergence of new wireless technologies such as Wireless Hart, ISA 100.11a and Zigbee, all based on the IEEE 802.15.4 protocol, as well as the involvement of the author in the development of two wireless products for use in industrial automation, has grounded the area to be searched. This research was restricted in the implementation and evaluation of a wireless network architecture based on tree network topology. This architecture will be exploited for use in industry, in which will be researched and developed based on the IEEE 802.15.4 protocol, today considered the most suitable for industrial automation. This dissertation will look at the research conducted in wireless sensor networks for use in industrial automation systems, as well as the development of a hybrid solution that encompasses one of the most widespread protocols of communication networks in industrial automation, the Modbus RTU protocol, and the IEEE 802.15.4 protocol. This solution involves gateways devices that interface between protocols and create a wireless network with tree network topology as well as end devices that operate with battery and have temperature and humidity sensors. The work covers everything from research and development of the solution, until the final test to validate the developed solution. / A crescente demanda de equipamentos sem fio para uso em redes de automa??o industrial motivou o desenvolvimento dessa disserta??o. O surgimento de novas tecnologias sem fio, tais como Wireless Hart, ISA 100.11a e Zigbee, todas baseadas no protocolo IEEE 802.15.4, bem como o envolvimento do autor no desenvolvimento de dois produtos sem fio para uso na automa??o industrial, fundamentou a ?rea a ser pesquisada. Essa pesquisa restringiu-se na implementa??o e avalia??o de uma arquitetura de rede sem fio com topologia baseada em rede do tipo ?rvore. Essa arquitetura, por consequ?ncia de ser explorada para uso na ind?stria, ? pesquisada e desenvolvida tendo como base o protocolo IEEE 802.15.4, hoje considerado o mais adequado para automa??o industrial. Nesta disserta??o ser? abordada a pesquisa realizada em redes de sensores sem fio para uso em automa??o industrial, bem como o desenvolvimento de uma solu??o h?brida que engloba o protocolo Modbus RTU (um dos protocolos de comunica??o mais difundidos em redes de automa??o industrial) e o protocolo IEEE 802.15.4. Essa solu??o envolve dispositivos gateways que criam uma interface entre os dois protocolos e criam uma rede sem fio com topologia ?rvore, bem como dispositivos finais que operam a bateria e possuem sensores de umidade e temperatura. O trabalho aborda desde a pesquisa e desenvolvimento da solu??o, at? a realiza??o de testes finais que validam a solu??o desenvolvida.