A literatura indica que uma forma de reconhecer ações e atividades é por meio do uso de sensores anexados de alguma forma no ambiente do ator. Uma forma de limitar itens a serem considerados em um ambiente é por meio da definição de um contexto que, por sua vez, é uma ferramenta para manipulação do problema de reconhecimento de atividades. Nesta pesquisa, contexto é descrito utilizando ontologias com conceitos associados a ações, eventos e dispositivos. Esta pesquisa apresenta uma arquitetura para identificar as prováveis ações de um ator envolvido em um processo de software em um ambiente monitorado por sensores. A arquitetura está fundamentada na utilização de dados provenientes das ações que atores executam no ambiente e que são coletados por meio dos sensores. O objetivo é identificar as ações que o ator executa com o mínimo de intervenção do mesmo. Os dados coletados dos sensores são descritos por meio de ontologias em graus de abstração variados que permitem descrever dos dados brutos até as atividades e contextos nos quais as ações acontecem. As aplicações desta arquitetura variam do simples monitoramento de atividades até o compartilhamento de informações entre diversos atores em função de índices que representam o conteúdo da atividade e/ou o contexto de realização da mesma. Para a realização deste trabalho, uma das etapas do método consistiu na inspeção dos dados coletados pelos sensores, o que resultou no desenvolvimento de novas ontologias que, após avaliação com arquiteturas propostas anteriormente, demonstram que a arquitetura proposta neste trabalho, por meio do uso de um motor de inferência, consegue inferir em dados coletados por sensores e representados com o uso de ontologias. Uma contribuição desta pesquisa é a implementação de uma arquitetura flexível, que permite que novos sensores sejam adicionados, sem alterar o núcleo da arquitetura proposta. / The present work undertakes the problem of recognizing activities of an actor engaged in a software process. The main goal is to identify the actions that the actor performs with minimal intervention of him/herself. The literature indicates that a way to recognize actions and activities is through the use of sensors attached to the environment. Still, when targeting a specific scope, a very useful approach is to explicitly define and describe a context, e.g. through specific ontologies, as was the choise of this work. An architecture integrating ontologies and sensors is defined. The ontologies describe actions, events and devices with diferent granularities, acting as tools for the activity recognition problem. A specific implementation of the architecture is detailed along with the method used to derive the ontologies. Finally, the results are analyzed and evaluated vis-à-vis existing architectures. The main contribution of this research is a flexible architecture, allowing new sensors to be added in an incremental manner, just extending the ontologies, that are detached from the code.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. / Made available in DSpace on 2012-10-17T11:08:56Z (GMT). No. of bitstreams: 0Bitstream added on 2014-09-25T18:34:58Z : No. of bitstreams: 1 174349.pdf: 2604061 bytes, checksum: e84f9d7f7621eda4890aaf35ad19c64e (MD5) / Este trabalho explora a gerência de segurança no âmbito de gerenciamento de sistemas distribuídos. Nesse contexto um mecanismo de autenticação e de autorização foi implementado. A implementação considera as tecnologias da Internet (Java, WWW and Applet Java) e sistemas distribuídos baseados em objetos distribuídos segundo o OMG-CORBA (Object Management Group - Common Object Request Broker Architecture). O mecanismo implementado foi validado pela sua aplicação no protótipo SETWeb (Sistema de Extrato Telefônico via Web) que faz parte do SSTCC ( Sistema de Segurança para Telecomunicação Contra Clonagem de Celulares ).

Esta pesquisa propõe um método para projetos de software que empregam o Paradigma Orientado a Notificações (PON) no seu desenvolvimento. O PON tem sido materializado em termos de programação, mas não possuía ainda um método formalizado para orientar os desenvolvedores na elaboração de projetos de software. O método proposto, denominado Desenvolvimento Orientado a Notificações (DON), foi desenvolvido a partir de duas etapas: (1) a criação de um perfil UML denominado Perfil PON, que define os principais conceitos do PON por meio da utilização de mecanismos de extensão da UML; e (2) a criação do método DON, propriamente dito, que faz uso do Perfil PON e apresenta uma sequência de passos para a construção de projetos neste novo paradigma. O método DON foi aplicado em um caso de estudo que envolve a modelagem de um Simulador de Portão Eletrônico, sendo que os resultados desta pesquisa demonstram que o método criado possui grande valia na definição de programas em PON. / This research proposes a method for software modeling that uses the Notification Oriented Paradigm (NOP). NOP has already been consolidated in terms of programming but did not possess a formalized method for software design. The proposed method is called Notification Oriented Design (NOD) and was developed in two steps: (1) the creation of a UML profile, called NOP Profile, which defines the main concepts of NOP by means of extension mechanisms usage; and (2) the development of DON itself, which uses NOP Profile and defines a step sequence to design projects in this new paradigm. The NOD method was applied in a study case that involves the modeling of an electronic gate simulator. The results showed that the proposed UML profile has an important value in the modeling of NOP programs and can be used in software design processes that use this new programming paradigm.

CAPES / Este trabalho propõe uma modificação da meta-heurística Busca Harmônica (HS) a partir de uma nova abordagem baseada em população, empregando, também, algumas estratégias inspiradas em outras meta-heurísticas. Este novo modelo foi implementado utilizando a arquitetura de programação paralela CUDA em uma GPU. O uso de placas de processamento gráficas (GPU) para processamento de propósito geral está crescendo, e estas têm sido utilizadas por muitos pesquisadores para processamento científico. Seu uso se mostra interessante para meta-heurísticas populacionais, podendo realizar muitas operações simultaneamente. A HS é uma meta-heurística inspirada no objetivo de um músico em buscar uma harmonia perfeita. modelo proposto incluiu-se uma população de harmonias temporárias que são geradas a cada nova iteração, permitindo a realização simultânea de diversas avaliações de função. Assim aumenta-se o grau de paralelismo da HS, possibilitando maiores ganhos de velocidade com o uso de arquiteturas paralelas. O novo modelo proposto executado em GPU foi denominado Mega Harmony Search (MHS). Na implementação em GPU cada passo do algoritmo é tratado individualmente em forma de kernels com configurações particulares para cada um. Para demonstrar a eficácia do modelo proposto foram selecionados alguns problemas de benchmark, como a otimização de estruturas de proteínas, a otimização de treliças e problemas matemáticos. Através de experimentos fatoriais foi identificado um conjunto de parâmetros padrão, o qual foi utilizado nos outros experimentos. As análises realizadas sobre resultados experimentais mostram que o MHS apresentou solução de qualidade equivalente à HS e ganhos de velocidade, com a sua execução em GPU, superiores a 60x quando comparado a implementação em CPU. Em trabalhos futuros poderão ser estudadas novas modificações ao algoritmo, como a implementação de nichos e estudos de estratégias de interação entre eles. / This work propose a new approach for the metaheuristic Harmonic Search (HS), by using a population of solutiona and other strategies inspired in another metaheuristics. This new model was implemented using a parallel architecture of a graphical processing unity (GPU). The use of GPU for general-purpose processing is growing, specially for scientific processing. Its use is particularly interesting for populational metaheuristics, where multiple operations are executed simultaneously. The HS is a metaheuristic inspired by the way jazz musicians search for a perfect harmony. In the proposed model a population of temporary harmonies was included. Such population was generated at each iteration, enabling simultaneous evaluation of the objective function being optimized, and thus, increasing the level of parallelism of HS. The new approach implemented in GPU was named Mega Harmony Search (MHS), and each step of the algorithm is handled in the form of kernels with particular configurations for each one. To show the efficiency of MHS some benchmark problems were selected for testing, including mathematical optimization problems, protein structure prediction, and truss structure optimization. Factorial experiments were done so as to find the best set of parameters for the MHS. The analyzes carried out on the experimental results show that the solutions provided by MHS have comparable quality to those of the simple Harmony Search. However, by using GPU, MHS achieved a speedup of 60x, compared with the implementation in regular CPU. Future work will focus other improvements in the algorithm, such as the use of niches and species, as well a study of the interactions between them.

A literatura indica que uma forma de reconhecer ações e atividades é por meio do uso de sensores anexados de alguma forma no ambiente do ator. Uma forma de limitar itens a serem considerados em um ambiente é por meio da definição de um contexto que, por sua vez, é uma ferramenta para manipulação do problema de reconhecimento de atividades. Nesta pesquisa, contexto é descrito utilizando ontologias com conceitos associados a ações, eventos e dispositivos. Esta pesquisa apresenta uma arquitetura para identificar as prováveis ações de um ator envolvido em um processo de software em um ambiente monitorado por sensores. A arquitetura está fundamentada na utilização de dados provenientes das ações que atores executam no ambiente e que são coletados por meio dos sensores. O objetivo é identificar as ações que o ator executa com o mínimo de intervenção do mesmo. Os dados coletados dos sensores são descritos por meio de ontologias em graus de abstração variados que permitem descrever dos dados brutos até as atividades e contextos nos quais as ações acontecem. As aplicações desta arquitetura variam do simples monitoramento de atividades até o compartilhamento de informações entre diversos atores em função de índices que representam o conteúdo da atividade e/ou o contexto de realização da mesma. Para a realização deste trabalho, uma das etapas do método consistiu na inspeção dos dados coletados pelos sensores, o que resultou no desenvolvimento de novas ontologias que, após avaliação com arquiteturas propostas anteriormente, demonstram que a arquitetura proposta neste trabalho, por meio do uso de um motor de inferência, consegue inferir em dados coletados por sensores e representados com o uso de ontologias. Uma contribuição desta pesquisa é a implementação de uma arquitetura flexível, que permite que novos sensores sejam adicionados, sem alterar o núcleo da arquitetura proposta. / The present work undertakes the problem of recognizing activities of an actor engaged in a software process. The main goal is to identify the actions that the actor performs with minimal intervention of him/herself. The literature indicates that a way to recognize actions and activities is through the use of sensors attached to the environment. Still, when targeting a specific scope, a very useful approach is to explicitly define and describe a context, e.g. through specific ontologies, as was the choise of this work. An architecture integrating ontologies and sensors is defined. The ontologies describe actions, events and devices with diferent granularities, acting as tools for the activity recognition problem. A specific implementation of the architecture is detailed along with the method used to derive the ontologies. Finally, the results are analyzed and evaluated vis-à-vis existing architectures. The main contribution of this research is a flexible architecture, allowing new sensors to be added in an incremental manner, just extending the ontologies, that are detached from the code.

CAPES / Este trabalho propõe uma modificação da meta-heurística Busca Harmônica (HS) a partir de uma nova abordagem baseada em população, empregando, também, algumas estratégias inspiradas em outras meta-heurísticas. Este novo modelo foi implementado utilizando a arquitetura de programação paralela CUDA em uma GPU. O uso de placas de processamento gráficas (GPU) para processamento de propósito geral está crescendo, e estas têm sido utilizadas por muitos pesquisadores para processamento científico. Seu uso se mostra interessante para meta-heurísticas populacionais, podendo realizar muitas operações simultaneamente. A HS é uma meta-heurística inspirada no objetivo de um músico em buscar uma harmonia perfeita. modelo proposto incluiu-se uma população de harmonias temporárias que são geradas a cada nova iteração, permitindo a realização simultânea de diversas avaliações de função. Assim aumenta-se o grau de paralelismo da HS, possibilitando maiores ganhos de velocidade com o uso de arquiteturas paralelas. O novo modelo proposto executado em GPU foi denominado Mega Harmony Search (MHS). Na implementação em GPU cada passo do algoritmo é tratado individualmente em forma de kernels com configurações particulares para cada um. Para demonstrar a eficácia do modelo proposto foram selecionados alguns problemas de benchmark, como a otimização de estruturas de proteínas, a otimização de treliças e problemas matemáticos. Através de experimentos fatoriais foi identificado um conjunto de parâmetros padrão, o qual foi utilizado nos outros experimentos. As análises realizadas sobre resultados experimentais mostram que o MHS apresentou solução de qualidade equivalente à HS e ganhos de velocidade, com a sua execução em GPU, superiores a 60x quando comparado a implementação em CPU. Em trabalhos futuros poderão ser estudadas novas modificações ao algoritmo, como a implementação de nichos e estudos de estratégias de interação entre eles. / This work propose a new approach for the metaheuristic Harmonic Search (HS), by using a population of solutiona and other strategies inspired in another metaheuristics. This new model was implemented using a parallel architecture of a graphical processing unity (GPU). The use of GPU for general-purpose processing is growing, specially for scientific processing. Its use is particularly interesting for populational metaheuristics, where multiple operations are executed simultaneously. The HS is a metaheuristic inspired by the way jazz musicians search for a perfect harmony. In the proposed model a population of temporary harmonies was included. Such population was generated at each iteration, enabling simultaneous evaluation of the objective function being optimized, and thus, increasing the level of parallelism of HS. The new approach implemented in GPU was named Mega Harmony Search (MHS), and each step of the algorithm is handled in the form of kernels with particular configurations for each one. To show the efficiency of MHS some benchmark problems were selected for testing, including mathematical optimization problems, protein structure prediction, and truss structure optimization. Factorial experiments were done so as to find the best set of parameters for the MHS. The analyzes carried out on the experimental results show that the solutions provided by MHS have comparable quality to those of the simple Harmony Search. However, by using GPU, MHS achieved a speedup of 60x, compared with the implementation in regular CPU. Future work will focus other improvements in the algorithm, such as the use of niches and species, as well a study of the interactions between them.

Orientador: Rodolfo Jardim de Azevedo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-17T02:11:17Z (GMT). No. of bitstreams: 1 Goto_SamuelShojiFukujima_M.pdf: 4578638 bytes, checksum: c8297ac26a037d8b90ccb1c1ad3d6c43 (MD5) Previous issue date: 2010 / Resumo: Desde sua popularização, processadores dobraram de capacidade e desempenho à cada dois anos. No entanto, paralelamente, essa tendência foi apenas sustentada pelo crescimento da sofisticação das implementações utilizadas. Atualmente, apesar de eficientes, processadores são complexos e difíceis de projetar. Para gerenciar esse problema, foram criadas linguagens chamadas ADLs que simplificam a especificação e simulação em níveis mais abstratos, enquanto HDLs ainda são utilizadas para a descrição RTL. Esse trabalho unifica o fluxo de especificação e simulação de processadores com o fluxo de implementação RTL a partir da mesma linguagem ADL. Para isso, escolhemos uma linguagem de descrição de arquitetura chamada ArchC. Sintetizamos com sucesso parte de processadores descritos em ArchC, como o PIC16F84, o I8051, o MIPS-I, o R3000 e uma JVM. Subconjuntos dos processadores foram prototipados em FPGA, com frequências de operação entre 80MHZ à 120MHZ projetados duas a três vezes mais rapidamente do que os desenvolvidos com HDLs. Mostramos que ArchC é sintetizável, completando o fluxo de projeto da linguagem até o nível RTL. Criamos as ferramentas necessárias e fornecemos modelos RTL dos processadores citados / Abstract: The design and implementation of processors is a complex task. Architecture Description Languages (ADLs) were created to extend existing HDLs to manage the inherit complexity of modern processors. Along with HDLs, they ease the development and prototyping of new architectures by providing a set of tools and algorithms to optimize and automate some of the tedious parts. However, while much has been done on using ADLs for simulating high level specifications, the academia knows very little about how to reuse them to implement real life processors. This work addresses the issues of synthesizing processors from an ADL model. To accomplish that, we chose an ADL called ArchC and we successfully synthesized pieces of its most stable models, like the PIC16F84, the i8051, the MIPS-I, the R3000 and a JVM. The processors were prototyped in FPGAs, with frequencies of operation as fast as 80MHZ to 120MHZ developed two to tree times faster compared to current approaches. We show that ArchC is in fact synthesizable, completing the design flow down to the RTL level. We provide all the necessary tools that were created to synthesize the models as well as the RTL models themselves / Mestrado / Arquitetura de Computadores / Mestre em Ciência da Computação

Orientador: Rodolfo Jardim de Azevedo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matemática, Estatística e Computação Científica / Made available in DSpace on 2018-08-17T02:02:14Z (GMT). No. of bitstreams: 1 Goldstein_FelipePortavales_M.pdf: 2303926 bytes, checksum: c44512059a990654552904a0f94d74f2 (MD5) Previous issue date: 2010 / Resumo: A adoção de processadores com múltiplos núcleos pela indústria, levou à necessidade de novas técnicas para facilitar a programação de software paralelo. A técnica chamada memórias transacionais é uma das mais promissoras. Esta técnica é capaz de executar tarefas concorrentemente de forma otimista, o que permite um bom desempenho. Outra vantagem é que a sua utilização é muito mais simples comparada com a técnica clássica de exclusão mútua. Neste trabalho é proposto o primeiro modelo de memória transacional para arquiteturas híbridas, neste caso a arquitetura alvo é o processador Cell BE. O processador Cell BE é especialmente complexo por causa das dificuldades que a arquitetura deste processador impõe ao programador quando se necessita acessar a memória global compartilhada. O modelo proposto age como uma camada entre o programa e a memória principal, permitindo um acesso transparente aos dados, garantindo coerência e realizando o controle de concorrência de forma automática. O modelo proposto utiliza Software Cache combinado com a memória transacional para facilitar o acesso à memória externa a partir dos SPEs. Ele foi implementado e testado utilizando 8 aplicativos benchmark diferentes, mostrando sua viabilidade para casos de uso reais. Foi feita uma análise detalhada de cada parte da arquitetura proposta com relação ao impacto no desempenho geral do sistema. Este modelo foi capaz de obter um desempenho até duas vezes superior à implementação utilizando um mutex global. As vantagens da utilização se concentram principalmente na facilidade de uso, garantias de coerência e por evitar alguns tipos de bugs que seriam comuns em uma implementação com mutex, como por exemplo dead-locks. Este trabalho obteve o prêmio de melhor artigo no SBAC-PAD 2008 / Abstract: The adoption of multi-core processors by the industry has pushed towards the development of new techniques to simplify programming parallel software. The technique called transactional memories is one of the most promising. This technique is able to execute multiple tasks concurrently in an optimistic way to achieve a better performance. Another advantage is that the usage of this technique is simpler than the classic mutual exclusion. This work proposes the first transactional memory model for hybrid architectures, in this case the target architecture is the Cell BE processor. The Cell BE is specially complex because of the dificulties when acessing the main shared memory from one of the SPEs. The proposed model acts as a layer between the program running and the main shared memory, allowing transparent access to the data, guaranteeing coherency and automatic concurrency control. The proposed model uses a Software Cache combined with a transactional memory to facilitate the acess to the main memory from the SPEs. This model was implemented and tested using 8 benchmark applications, showing its feasability in real use cases. A detailed analysis of its internal parts has been made to show the impact of each part in the overal system performance. The model was able to achieve a performance up to two times better than a similar implementation using a global mutex. The advantages of this model rely on its usability, coherency guaranty and because it is able to avoid concurrency programming bugs such as dead-lock, which are common in a mutex implementation. This work won the best paper award at SBAC-PAD 2008 / Mestrado / Arquitetura de Computadores / Mestre em Ciência da Computação

Orientador: Paulo Cesar Centoducatte / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-05T00:50:23Z (GMT). No. of bitstreams: 1 Baldassin_Alexandro_M.pdf: 957897 bytes, checksum: 02ca08a95301bf7e9262564a9672c8b4 (MD5) Previous issue date: 2005 / Resumo: Projetistas de sistemas dedicados enfrentam atualmente novos desafios em todas as fases do projeto. A difusão da tecnologia conhecida como SoC (System on a Chip) requer novos paradigmas para a especificação, implementação e verificação do projeto. A alta complexidade de tais sistemas e a grande variedade de configurações disponíveis podem tornar a escolha do sistema ideal demorada, prolongando o tempo de projeto e conseqüentemente seu ingresso no mercado. Em especial, no processo de escolha de um certo processador, o projetista necessita de um conjunto básico de ferramentas que lhe permitam analisar questões como desempenho, potência consumida, ou ainda área de silício ocupada. Exemplos de ferramentas importantes nessa fase de avaliação do projeto incluem compiladores, montadores e simuladores de instruções. Nesse contexto, o uso de uma linguagem para descrição de arquitetura (Architecture Description Language, ADL) permite que processadores sejam modelados em níveis altos de abstração, e que um conjunto de ferramentas específicas para o modelo descrito seja gerado automaticamente. ArchC é uma ADL em desenvolvimento no Laboratório de Sistemas de Computação (IC-UNICAMP), e já é capaz de gerar ferramentas de simulação de instruções automaticamente. Desenvolvemos neste trabalho uma ferramenta para geração automática de montadores a partir de modelos descritos em ArchC, denominada acasm 2. O desenvolvimento de acasm nos levou a incorporar novas construções a ArchC para a modelagem da linguagem de montagem e da codificação das instruções. Nossa ferramenta gera um conjunto de arquivos dependentes de arquitetura para o redirecionamento do montador GNU Assembler (gas). Usamos acasm para gerar montadores a partir de modelos, em ArchC, das arquiteturas MIPS-I e SPARC-V8, e comparamos os arquivos objetos obtidos com os gerados pelo montador gas nativo para ambas arquiteturas. Os resultados mostraram que os arquivos gerados pelo nosso montador foram idênticos aos gerados pelo montador nativo para ambas arquiteturas / Abstract: Nowadays, embedded systems designers are facing new challenges at all stages of the design process. The growing of the system-on-chip (SoC) technology is creating new paradigms in the specification, implementation and verification phases of a design. The increasing complexity and the myriad of available configurations make it hard to choose the ideal system, therefore lengthening the design time, as well as time to market. Specially, customization of the processor architecture requires a software toolkit in order to estimate factors such as performance, power dissipation and chip area. Examples of these tools may include compilers, assemblers and instruction level simulators. In this context, the use of an architecture description language (ADL) allows one to model processors using different levels of abstraction. Based on the model, a software toolkit can be automatically generated. ArchC is an ADL being developed by the Computer Systems Laboratory (IC-UNICAMP) and can automatically generate instruction level simulators at its current stage. In this work, we have created a tool to automatically generate assemblers from ArchC models, named acasm 3. While developing acasm we have introduced new language constructions to ArchC in order to describe the assembly language syntax and the instruction encoding scheme. Our tool retargets the GNU assembler (gas) to different architectures by generating a set of architecture depedent files based on ArchC models. We used acasm to generate assemblers to the MIPS-I and SPARC-V8 architectures based on our ArchC models. We then compared the object files created by our assemblers with the ones created by the native gas and no difference between each pair of files was noticed, for both architectures / Mestrado / Mestre em Ciência da Computação

Orientador: Manuel de Jesus Mendes / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-27T06:40:44Z (GMT). No. of bitstreams: 1 Vieira_AusterliNunes_M.pdf: 9757478 bytes, checksum: f2a3d325cb76492fce0fa5f26ce8cc0e (MD5) Previous issue date: 2000 / Resumo: São apresentados aqui alguns conceitos, metodologias e tecnologias para a implementação de software para a interação entre operadores de centrais telefônicas de comutação e as bases de dados associadas às centrais telefônicas. São apresentados os detalhes associados à criação de enlaces de sinalização número 7: uma interface gráfica para a comunicação homem-máquina, um cliente e um servidor que usam a interface IDL da OMG e outro cliente e servidor que usam invocação remota de método em Java (RMI). São também apresentadas conclusões e sugestões para trabalhos posteriores / Abstract: Here are presented some concepts, methodologies and technologies that are needed for implementing software for the interaction between the operators ofthe telephonic switching offices and the associated telephonic switching oftices data bases. The details associated with the creation of number 7 signaling links are presented: a graphical user interface for the man-machine communication, a client and a server which use the OMG IDL and another client and server which use Java remote method invocation (RMI). The conclusions and the suggestions for future works are also presented. / Mestrado / Mestre em Engenharia Elétrica