Made available in DSpace on 2014-06-11T19:22:27Z (GMT). No. of bitstreams: 0 Previous issue date: 2012-07-06Bitstream added on 2014-06-13T18:08:19Z : No. of bitstreams: 1 silva_ml_me_ia.pdf: 1473144 bytes, checksum: 384343b2cde22a9c8a18474a70753cb8 (MD5) / Universidade Estadual Paulista (UNESP) / O presente trabalho analisa as transformações físicas e educacionais na EMEF Des. Amorim Lima, ocorridas no período compreendido entre os anos de 2005 e 2011. A escola, localizada no distrito do Butantã, em São Paulo, teria se inspirado, inicialmente, na Escola da Ponte, instituição pública localizada na Vila das Avesdistrito do Porto, em Portugal. Conhecida por seu projeto inovador, a Escola da Ponte tem como diferencial o vínculo construído com a comunidade, principalmente com os pais dos estudantes, parceiros efetivos na gestão administrativa e educativa da escola. Em 2005, a EMEF Des. Amorim Lima iniciou, juntamente com a comunidade local, um processo revisional de toda sua estrutura educacional com o objetivo de oferecer aos seus estudantes uma escola pública mais democrática, buscando soluções por meio da mobilização e ação das pessoas de maneira que não ficasse refém das decisões da Secretaria Municipal de Educação. No ano em questão, a instituição sofria com problemas graves, tais como violência, exclusão escolar, ausência de professores e isolamento entre equipe pedagógica e comunidade escolar. Foram várias as transformações na escola, como, por exemplo, a quebra de paredes e o rompimento da divisão por série, assim como também a separação em agrupamentos por salas e ampliação do espaço destinado à arte e à cultura. Surgiu então a expectativa de criar novos territórios para o ensino de artes com ações que saíssem dos muros da escola e dialogassem com as pessoas fora dela, trazendo para o contexto educacional uma tendência atual de aproximar a arte da vida. Atualmente, fazem parte de seu currículo oficinas de música, capoeira, cultura corporal, artes visuais, teatro e artesanato. Investigaremos nesta pesquisa como as mudanças na escola Des. Amorim Lima têm... / El actual trabajo analiza las transformaciones físicas y educativas en EMEF. Des. Amorim Lima en el período entendido entre los años de 2005 a 2011. Esta institución de educación, situada en el distrito de Butantã, en São Paulo, se inspiró inicialmente, en la Escuela da Ponte, institución pública en la Vila das Aves de la ciudad de Porto en Portugal. Conocida para su proyecto innovador, la Escuela da Ponte se distingue por el vínculo construido con la comunidad, principalmente con los padres de los estudiantes, socios eficaces en la gestión administrativa y educativa de la escuela. En 2005, la EMEF Des. Amorim Lima, inició, junto con la comunidad local, un proceso de revisión de toda su estructura educativa con el objetivo de ofrecer a sus estudiantes una escuela pública más democrática, buscando soluciones por medio de la movilización y de la acción de la gente y no ser rehén de las decisiones de la Secretaria Municipalde Educación. En ese año la institución sufría con problemas serios, tales como violencia, exclusión escolar, ausencia de profesores y aislamiento entre el equipo pedagógico y la comunidad escolar. Fueron realizados una serie de cambios, entre ellos, colocar abajo paredes y romper la división por series, así como la separación en agrupamientos por salas, también se amplio el espacio al arte y a la cultura. Actualmente, son parte de su Curriculum: talleres de música, capoeira, cultura corporal, artes visuales, teatro y artesanía.Existía una expectativa de crear nuevos territorios para la enseñanza de artes con acciones que salieran de los muros de la escuela y dialogaran con las personas de afuera, transportando para el contexto educacional una tendencia actual de aproximar el arte a la vida.En nuestro informe investigaremos como los cambios en la escuela Des. Amorim Lima han repercutido en la formación de sus... (Resumen completo clicar acceso eletronic

Made available in DSpace on 2015-04-01T11:58:45Z (GMT). No. of bitstreams: 1 arquivototal.pdf: 9293588 bytes, checksum: b6281111ff0a923873636a34ebe1344f (MD5) Previous issue date: 2012-03-15 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES / This paper addresses the production of the architect Gilberto Guedes, from Paraiba. It outlines an overview of his architecture in order to, from the analysis of four projects of family housing, identify the contemporary assumptions of his work. The four chosen houses show a way of working with architecture that includes, in addition to his idiosyncrasies, specific aspects of the spirit of the period in which they were built, between 1990 and 2011. The strategies, mechanisms, procedures and formal artifacts recurring in his word are sought. Architect still actively working, Guedes has a production that was awarded and was also the subject of articles and publications of different calibers - local, national and international - and that shows his importance to the contemporary production. The architect is presented in the context of contemporary production, creating a profile that brings a particular perspective of architecture in Paraiba. / Este trabalho aborda a produção do arquiteto paraibano Gilberto Guedes. Traça um panorama da sua arquitetura para, a partir da análise de quatro projetos de habitação unifamiliar, identificar quais os pressupostos contemporâneos de sua produção. As quatro casas escolhidas revelam uma forma de fazer arquitetura que contempla, além de suas idiossincrasias, aspectos próprios do espírito do tempo em que foram produzidas, entre 1990 e 2011. Busca-se as estratégias, os mecanismos, procedimentos e artefatos formais recorrentes no conjunto da sua obra. Arquiteto em plena atividade, Guedes possui uma produção que foi alvo de premiações, reportagens e publicações de distintos calibres, locais, nacionais e internacionais, e que dão a medida de sua importância frente a produção contemporânea. O arquiteto é apresentado no contexto da produção contemporânea, construindo um perfil que traz uma visão particular da arquitetura na Paraíba.

Made available in DSpace on 2014-12-17T13:56:53Z (GMT). No. of bitstreams: 1 FernandoJMC_TESE.pdf: 4090837 bytes, checksum: c86bb775317f1faa46b14511be554257 (MD5) Previous issue date: 2013-03-02 / In the teaching practice of architecture and urbanism in Brazil, educational legislation views modeling laboratories and workshops as an indispensable component of the infrastructure required for the good functioning of any architectural course of study. Although the development of information technology at the international level has created new possibilities for digital production of architectural models, research in this field being underway since the early 1990s, it is only from 2007 onwards that such technologies started to be incorporated into the teaching activity of architecture and urbanism in Brazil, through the pioneering experience at LAPAC/FEC/UNICAMP. It is therefore a recent experiment whose challenges can be highlighted through the following examples: (i) The implementation of digital prototyping laboratories in undergraduate courses of architecture and urbanism is still rare in Brazil; (ii) As a new developing field with few references and application to undergraduate programs, it is hard to define methodological procedures suitable for the pedagogical curricula already implemented or which have already been consolidated over the years; (iii) The new digital ways for producing tridimensional models are marked with specificities which make it difficult to fit them within the existing structures of model laboratories and workshops. Considering the above, the present thesis discusses the tridimensional model as a tool which may contribute to the development of students skills in perceiving, understanding and representing tridimensional space. Analysis is made of the relation between different forms of models and the teaching of architectural project, with emphasis on the design process. Starting from the conceptualization of the word model as it is used in architecture and urbanism, an attempt is made to identify types of tridimensional models used in the process of project conception, both through the traditional, manual way of model construction as well as through the digital ones. There is also an explanation on how new technologies for digital production of models through prototyping are being introduced in undergraduate academic programs of architecture and urbanism in Brazil, as well as a review of recent academic publications in this area. Based on the paradigm of reflective practice in teaching as designed by Sch?n (2000), the experiment applied in the research was undertaken in the integrated workshop courses of architectural project in the undergraduate program of architecture and urbanism at Universidade Federal do Rio Grande do Norte. Along the experiment, physical modeling, geometric modeling and digital prototyping are used in distinct moments of the design process with the purpose of observing the suitability of each model to the project s phases. The procedures used in the experiments are very close to the Action Research methodology in which the main purpose is the production of theoretical knowledge by improving the practice. The process was repeated during three consecutive semesters and reflection on the results which were achieved in each cycle helped enhancing the next one. As a result, a methodological procedure is proposed which consists of the definition of the Tridimensional Model as the integrating element for the contents studied in a specific academic period or semester. The teaching of Architectural Project as it is developed along the fifth academic period of the Architecture and Urbanism undergraduate program of UFRN is taken as a reference / Na pr?tica do ensino de Arquitetura e Urbanismo no Brasil, verifica-se a exist?ncia de laborat?rios e oficinas de maquetes, reconhecidas pela legisla??o educacional como parte da infraestrutura necess?ria para o funcionamento de um curso. Embora a evolu??o da tecnologia da informa??o no ?mbito internacional disponibilize novas possibilidades para a produ??o digital de maquetes e modelos de Arquitetura com pesquisas produzidas desde o in?cio da d?cada de 1990, no Brasil essas tecnologias s? come?aram a ser apropriadas pelo ensino de Arquitetura e Urbanismo a partir de 2007 com a experi?ncia pioneira do LAPAC/FEC/UNICAMP. Trata-se, portanto de uma experi?ncia recente e que evidencia a desafios. Por exemplo: (i) s?o raros os casos de implanta??o de laborat?rios de prototipagem digital em cursos de Arquitetura e Urbanismo no Pa?s; (ii) por ser um campo em desenvolvimento com poucas refer?ncias de aplica??es na gradua??o, h? dificuldades na defini??o de procedimentos metodol?gicos que sejam adequados aos projetos pedag?gicos j? implantados e consolidados; (iii) as novas formas digitais de produ??o de modelos tridimensionais cont?m especificidades que dificultam a compatibiliza??o com as estruturas de laborat?rios e oficinas de maquetes j? existentes. Considerando o exposto, na presente tese se discute o modelo tridimensional como instrumento auxiliar no desenvolvimento da capacidade do estudante de perceber, compreender e representar o espa?o tridimensional. Analisa-se a rela??o entre diferentes formas de modelos e o ensino de projeto de Arquitetura e Urbanismo com interesse no processo projetual. Partindo da conceitua??o do modelo em Arquitetura e Urbanismo, busca-se identificar os tipos de modelos tridimensionais utilizados no processo de elabora??o do projeto, tanto nas formas tradicionais de constru??o manual de maquetes e modelos quanto nos meios digitais. Procura-se conhecer como as novas tecnologias para a produ??o digital de modelos por meio da prototipagem digital est?o sendo introduzidas nos cursos de gradua??o de Arquitetura e Urbanismo no Brasil, assim como a produ??o acad?mica recente na ?rea. Considerando o paradigma do ensino pr?tico reflexivo concebido por Sch?n (2000), o experimento realizado na pesquisa tem como ambiente de estudo o ateli? integrado de projeto do Curso de Arquitetura e Urbanismo da Universidade Federal do Rio Grande do Norte. No experimento a Modelagem f?sica, a Modelagem Geom?trica e a Prototipagem Digital s?o inseridas em momentos do processo do projeto com o objetivo de se observar a adequa??o do modelo ?s fases do projeto. A metodologia empregada nos experimentos muito se aproxima da Pesquisa A??o na qual o alvo principal ? a cria??o de conhecimento te?rico com o aprimoramento da pr?tica. O processo se repetiu por tr?s semestres consecutivos e a reflex?o sobre os resultados alcan?ados em cada ciclo forneceram subs?dios para aprimoramento no seguinte. Como resultado prop?e-se um procedimento metodol?gico no qual o Modelo Tridimensional constitui elemento integrador de conte?dos desenvolvidos em um per?odo curricular, tendo como refer?ncia o ensino de Projeto Arquitet?nico e Urban?stico no quinto per?odo do Curso de Arquitetura e Urbanismo da UFRN

Made available in DSpace on 2014-12-17T13:56:54Z (GMT). No. of bitstreams: 1 AmeliaFPB_TESE.pdf: 8361624 bytes, checksum: 2ad928873f9e241c8997857dbca29f17 (MD5) Previous issue date: 2014-10-31 / O objeto de estudo desta tese ? o ensino de projeto de arquitetura no contexto acad?mico brasileiro. O trabalho procura analisar esse objeto nos aspectos relativos ao ensinar a fazer e ao aprender a fazer , por meio de uma perspectiva epistemol?gica e cognitiva, a partir da produ??o cient?fica dos Semin?rios UFRGS (1985) e Projetar (2003-2011) sob o olhar de tr?s estados constitutivos: conserva??o, perman?ncia e transforma??o. A metodologia de investiga??o ? qualitativa e seus pressupostos s?o investigad os por meio do m?todo hipot?tico-dedutivo em busca de um conhecimento aproximativo. Dentro do universo pesquisado, as hip?teses conduzem: primeiro, ? investiga??o e caracteriza??o de estruturas que se conservam; segundo, ? investiga??o e levantamento de valores e conceitos que permanecem adequados por sua capacidade de adapta??o ?s mudan?as e paradigmas; e, terceiro, por procurarem destacar pr?ticas pedag?gicas que indicam novos caminhos na maneira de agir e de se pensar o ensino de projeto de arquitetura. A pesquisa demonstrou que, embora em menores propor??es, ainda se conservam a??es e posturas pedag?gicas que: valorizam os ideais funcionalistas e racionalistas da arquitetura; adotam posturas deterministas, caminhos prescritivos ou intuitivos no ensino da concep??o arquitetural; n?o apresentam clareza metodol?gica na abordagem da problem?tica arquitet?nica; os contextos urbanos s?o pouco explorados na experimenta??o; utilizam um sistema de concep??o baseado em princ?pios est?ticos can?nicos e universais, sem problematizar as causas da transforma??o da arquitetura contempor?nea e qual o seu papel numa sociedade complexa e diversificada. Com rela??o ?s novas perspectivas encontradas, a an?lise da produ??o cient?fica demonstrou que a pr?tica pedag?gica do ensino de projeto de arquitetura no Brasil passa por transforma??es cr?ticas valiosas. Essa constata??o foi percebida, por meio, tamb?m, de reflex?es e de pr?ticas pedag?gicas que valorizam a integra??o de conte?dos; que possuem um discurso cr?tico e conciliador com rela??o ? necessidade de renova??o de pr?ticas, paradigmas, meios e conte?dos; que est?o abertas ?s posturas cooperativas e ?s estrat?gias para a constitui??o de um corpo te?rico-pr?tico para o ensino do projeto que n?o se limite ao campo da arquitetura; que reconhecem a import?ncia das novas tecnologias computacionais na concep??o projetual e no ensino do projeto, assim como, as tecnologias e estrat?gias que atualizam as solu??es projetuais no uso adequado dos recursos ambientais; que consideram o espa?o acad?mico como um lugar prop?cio para as experi?ncias projetuais e pedag?gicas; que manifestam um esfor?o em considerar a participa??o do usu?rio, assim como em realizar um processo de apreens?o de contextos complexos como objeto de estudo, adotando uma postura de valoriza??o do processo projetual. O trabalho conclui que a educa??o do arquiteto deve estar atenta aos aspectos relativos ? inclus?o da realidade sociocultural e ambiental como refer?ncia para o fazer arquitetural em detrimento da primazia dada ? racionalidade t?cnica, uma vez que essa realidade permite a media??o, entre o ser e o mundo , como uma estrat?gia que supera qualquer antecipa??o program?tica e viabiliza a transforma??o e a constru??o do pr?prio ser e do mundo . Assim, se o aprender fazendo ? necess?rio para a forma??o do arquiteto, que esse fazer seja refletido e retroalimente a pr?tica

Made available in DSpace on 2014-12-17T13:57:08Z (GMT). No. of bitstreams: 1 JoseVS_DISSERT_.pdf: 2292778 bytes, checksum: 858e5d34df820bc0a2ab0c5c26635cba (MD5) Previous issue date: 2012-04-20 / Coordena??o de Aperfei?oamento de Pessoal de N?vel Superior / This dissertation has its main goal on signing the modern Comic Books` narrative development aspects. It goes from its relationship with performing arts, specifically with the Yiddish (Jewish theatre). The research was done from the Will Eisner?s work analysis. He is a cartoonist and has a wide and influent in his area. Moreover he clearly reflects the similarities between Comic Books and Theatre. In this study was adopted the qualitative methodology on historic-comparative procedure through bibliography. The study indicates that, although their media and distinct principles, the Comic Books and Yiddish Theatre have close influence relationship considering their narrative solutions / Esta disserta??o tem como principal objetivo a sinaliza??o de aspectos do desenvolvimento narrativo das hist?rias em quadrinhos modernas (HQs) a partir das suas rela??es com as artes c?nicas, mais especificamente com o teatro i?diche (teatro judaico). A pesquisa foi feita partindo da an?lise da obra do quadrinhista Will Eisner, autor que possui um trabalho amplo e influente na sua ?rea de atua??o. Al?m disso, o autor tamb?m reflete claramente nas suas obras as tang?ncias de aspectos narrativos existentes entre HQs e teatro. A metodologia adotada para este estudo foi qualitativa, com m?todo de procedimento hist?rico comparativo, atrav?s de refer?ncias informacionais. O estudo indica que, apesar de serem formas midi?ticas a princ?pio distintas, as HQs t?m com o teatro i?diche uma estreita rela??o de influ?ncias, no que tange as suas solu??es narrativas

Made available in DSpace on 2015-06-17T02:04:12Z (GMT). No. of bitstreams: 1 000470587-Texto+Completo-0.pdf: 6163395 bytes, checksum: b88f0389d39c7cc7f197b32966e6fe29 (MD5) Previous issue date: 2015 / The continuous development of the transistor technology has enabled hundreds of processors to work interconnected by a NoC (network-on-chip). Nanotechnology has enabled the development of complex systems, however, fault vulnerability also increased. The literature presents partial solutions for fault tolerance issues, targeting parts of the system. An important gap in the literature is an integrated method from the router-level fault detection to the correct execution of applications in the MPSoC. The main goal of this dissertation is to present a fault-tolerant method from the physical layer to the transport layer. The MPSoC is modeled at the RTL level using VHDL. This work proposes fault tolerance techniques applied to intra-chip networks. Related work on fault tolerance at a systemic level, router level, link level and routing algorithms are studied. This work presents the research and development of two techniques: (i) protocols to enable the correct communication between task with partial degradation of the link enabling the router to operate even with faulted physical channels; (ii) test recovery method and of the router. This Dissertation considers permanent and transient faults. The HeMPS platform is the reference platform to evaluate the proposed techniques, together with a fault injection campaign where up to five random failures were injected simultaneously at each simulated scenario. Two applications were used to evaluate the proposed techniques, MPEG encoder and a synthetic application, resulting in 2,000 simulated scenarios. The results demonstrated the effectiveness of the proposal, with most scenarios running correctly with routers operating in degraded mode, with an impact on the execution time below 1%, with a router area overhead around 30%. / O contínuo desenvolvimento na tecnologia de transistores possibilitou que centenas de processadores trabalhassem interconectados por NoCs (network-on-chip). A nanotecnologia permitiu o desenvolvimento de complexos sistemas, porém a vulnerabilidade a falhas também aumentou. A literatura apresenta soluções parciais para o tema de tolerância a falhas, tendo como alvo partes do sistema. Uma importante lacuna na literatura é um método integrado para detecção de falhas do nível do roteador até a correta execução das aplicações em MPSoC reais. O objetivo principal desta dissertação é apresentar um método com tolerância a falhas da camada física até a camada de transporte. O MPSoC é modelado em nível de RTL, usando VHDL.O presente trabalho propõe técnicas de tolerância a falhas aplicadas a redes intrachip. São estudadas técnicas de tolerância a falhas em nível sistêmico, nível do roteador, nível de enlace e algoritmos de roteamento tolerante a falhas. Este trabalho apresenta a pesquisa e o desenvolvimento de duas técnicas: (i) protocolos para permitir a correta transmissão dos dados com degradação parcial do enlace, de forma a permitir que o roteador opere mesmo com canais físicos falhos; (ii) método de teste e recuperação do roteador. O modelo de falhas utilizado nesta Dissertação é de falhas permanentes e transientes. Para avaliar as técnicas propostas, foi utilizada a plataforma HeMPS, juntamente com uma campanha de injeção de falhas onde até cinco falhas aleatórias foram injetadas nos canais de comunicação entre os roteadores simultaneamente em cada cenário. Foram utilizadas duas aplicações para avaliar as técnicas: codificador MPEG e uma aplicação sintética, com um total de 2,000 cenários simulados. Os resultados demonstram a efetividade da proposta, com a maioria dos cenários executando corretamente com roteadores operando em modo degradado, com um impacto no tempo de execução abaixo de 1% e um aumente do área de 30% no roteador.

Made available in DSpace on 2015-06-30T02:06:09Z (GMT). No. of bitstreams: 1 000471296-Texto+Completo-0.pdf: 2108698 bytes, checksum: 3b45f65685531967cfcb1b4458fc269a (MD5) Previous issue date: 2015 / Multiprocessor System-on-Chip (MPSoC) based on Network-on-Chip (NoC) incorporates a lot of Processing Elements (PEs) in order to perform applications with high degree of parallelism/concurrence. These applications consist of several communicating tasks that are dynamically mapped into the PEs of the target architecture. When the number of application tasks grows, the complexity of mapping also grows, possibly reducing the effectiveness and/or efficiency of the solution. An approach for the mapping optimization is the introduction of a previous step called partitioning, which allows to organize the tasks interaction through an efficient grouping, reducing the number of mapping alternatives. This paper proposes the Partition Reduce (PR) algorithm, which is a task partitioning approach inspired on MapReduce algorithm, where tasks are partitioned by a deterministic iterative clustering. The PR was analyzed according to its effectiveness and efficiency to minimize the energy consumption caused by the communication in the target architecture and to balance the processing load on the PEs. Experimental results, containing a wide range of complex tasks, show that PR is more effective in generating partitions with low power consumption and efficient load balancing at any level of tasks complexity, when compared with the simulated annealing (SA) algorithm. Moreover, the results show that the algorithm is efficient only for medium or high complexity applications. / Sistema multiprocessado intrachip, em inglês Multiprocessor System-on-Chip (MPSoC), com comunicação baseada em rede intrachip, em inglês Network-on-Chip (NoC), integra grande quantidade de Elementos de Processamento (PEs) com o objetivo de executar aplicações com alto grau de paralelismo/concorrência. Estas aplicações são compostas por diversas tarefas comunicantes, que são mapeadas dinamicamente nos PEs da arquitetura alvo. Quando cresce o número de tarefas da aplicação, a complexidade do mapeamento também cresce, podendo reduzir a eficácia e/ou a eficiência da solução encontrada. Uma abordagem para otimizar o mapeamento é a introdução de uma etapa anterior denominada particionamento, que permite organizar a interação das tarefas através de um agrupamento eficiente, reduzindo o número de alternativas do mapeamento. Esta dissertação propõe o algoritmo Partition Reduce (PR), que é uma abordagem de particionamento de tarefas baseada no algoritmo MapReduce, onde as tarefas são particionadas através de um agrupamento iterativo determinístico. O PR foi analisado quanto a sua eficácia e eficiência para minimizar o consumo de energia causada pela comunicação na arquitetura alvo e para balancear a carga de processamento nos PEs. Resultados experimentais, contendo um conjunto variado de complexidade de tarefas, demonstram que o PR é mais eficiente na geração de partições com baixo consumo de energia e com um balanceamento de carga eficiente para qualquer nível de complexidade de tarefas, quando comparado com o Simulated Annealing (SA). Por outro lado, os resultados mostram que o algoritmo é eficaz apenas para aplicações de média e alta complexidade.

Orientador: Paula da Cruz Landim / Banca: Varlete Aparecida Benevente / Banca: Marizilda dos Santos Menezes / Resumo: A importância do croqui diante das novas tecnologias no processo criativo. Cada vez mais verificamos um grande avanço tecnológico, onde somos acometidos a uma imersão e adequação, criando novos hábitos, alterando formas de trabalho, de habitar e até mesmo de se relacionar com as outras pessoas e lugares. Estas alterações criam uma expectativa de que o domínio das novas ferramentas tecnológicas informatizadas nos possibilita o abandono dos sistemas até então considerados tradicionais. E que, a partir desta análise simplista, alguns cursos de ensino superior (os que utilizam o ato de criar, como uma habilidade e competência a ser utilizada na atividade profissional) questionam se o croqui ainda é válido como uma das fases do processo criativo na metodologia de projeto. Sendo assim, verificamos que essa imersão ocorre de maneira superficial. Pois a informatização dos alunos que utilizam o desenho como meio de expressão, ocorre, na maioria das vezes, apenas em hábitos e costumes cotidianos. Não apresentando ainda uma "intimidade" com ferramentários informatizados, que os possibilitem expressar de maneira livre e espontânea um raciocínio, como o lápis e o papel apresentam. Visto que, com estes, mesmo diante da falta de domínio de uma técnica artística, encontra a liberdade para, através de alguns traços, representar à sua maneira uma intenção de projeto. / Abstract: The importance of croquis before new technologies in the creative process. More and more we face a great technological advance, and we are assaulted to an immersion and adaptation, creating new habits, changing working, living, and even relationship ways with other people and places. Those changes create an expectation that the control of the new information technology tools, allows us the disregard of systems until then considered traditional, and that from this simplistic analysis, some college courses (the ones using the creative act, as an ability and competence to be used in the professional activity), argue if the croquis still is valid as one of the phases of the creative process in the design methodology. In such case, we confirm that this immersion occurs in a superficial way, because the absorption of information technology techniques by the students using designing as way of expression, occurs in the majority of times only in uses and daily habits, not yet showing a "familiarity" with information technology tools which allow them to express, in a free and spontaneous way, a reasoning, as the pen, and the paper present, because with these, even facing the lack of control of an artistic technique, they find the freedom to, through some traces, represent in their own way, a design purpose. / Mestre

Made available in DSpace on 2013-08-23T20:29:50Z (GMT). No. of bitstreams: 1 000450147-Texto+Completo-0.pdf: 941359 bytes, checksum: 550ab68c8a8b3e673e09b73466dd3a4b (MD5) Previous issue date: 2010 / MPSoCs (Multi-Processor Systems-on-Chip) are complex architectures. As a consequence, verify the system and assure quality of service constraints become complex tasks. Therefore, the research on mechanisms for verifying the system operation is necessary. These mechanisms aim at capturing data about the system status at each moment. This data is captured through the addition of monitors to the architecture. This work presents the implementation of a monitoring infrastructure for NoC-based MPSoCs. The monitoring is captured through traffic monitors added to the NoC (Network-on-Chip). The monitoring infrastructure is integrated to the microkernel of the MPSoC manager processor. Results show that the monitors do not interfere with the NoC global performance and that is possible to obtain the throughput of the flows in the network through the data collected by the monitors. The integration of the monitoring infrastructure to the MPSoC is validated based on matrices added to the microkernel of the manager processor. These matrices store the monitoring values of each NoC router channel. / MPSoCs (Multi-Processor Systems-on-Chip) são arquiteturas bastante complexas e, por consequência, a verificação do correto funcionamento do sistema bem como a garantia da qualidade de serviço são ações que se tornam cada vez mais difíceis de serem realizadas. Assim sendo, é importante a pesquisa de mecanismos para a verificação da operação do sistema como um todo que visem a captura de informações sobre seu estado a cada instante, obtidas através de monitores adequadamente adicionados à arquitetura. Este trabalho apresenta o desenvolvimento de uma infra-estrutura de monitoramento para MPSoCs baseados em NoC (Network-on-Chip), sendo realizado através de monitores de tráfego adicionados à NoC. A estrutura de monitoramento é integrada ao microkernel do processador que controla o MPSoC. Os resultados demonstram que os monitores não interferem no desempenho global da NoC e que é possível calcular a taxa de recepção de pacotes na rede através das informações coletadas pelos monitores. A integração da estrutura de monitoramento ao MPSoC é validada a partir de matrizes inseridas no microkernel do processador de controle, que armazenam os valores de monitoramento dos canais de cada roteador da NoC.

Made available in DSpace on 2015-04-30T14:04:06Z (GMT). No. of bitstreams: 1 000467157-Texto+Completo-0.pdf: 3322264 bytes, checksum: 7b67b82c66b860b322146d2cec39c230 (MD5) Previous issue date: 2012 / Advances related to integrated circuit manufactring technologies push the complexity and the number of functionalities in electronic products. The literature points out that in 2015 behavioral design will demand 50% of the whole design effort, what indicates a major need for developing circuit design automation tools. Besides that, the design of current circuits employs the synchronous design paradigm prioritarily. However this design paradigma jointly with the increase of complexity imposes relevant restriction with regard to energy consumption and power dissipation design constraints. This works presents an alternative to some of the cited problems, proposing an environment for the generation and evaluation of intrachip networks. These networks allow interconnect processing modules operating at different operating frequencies, as well as help to guarantee the fulfillment of temporal restrictions temporais imposed by the traffic requirements of such modules. During the network generation step, the proposed environment allows selecting the network characteristiscs at design time, including individual router operating frequencies. Besides network generation, the environment also enables evaluating temporal contraints for several distinct traffic models, supporting the parameterized generation of traffic to exercise the network. This characteristic offer new alternatives to reduce the design effort of intrachip network for electronic systems still in the early phases of system specification. This occurs because the environment enables the visualization of the network behavior, demonstrating if this fulfills or not the expected requirements for some give traffic scenario. / Os avanços relacionados à tecnologia de fabricação de circuitos integrados impulsionam a complexidade e o número de funcionalidades dos produtos eletrônicos. A literatura aponta que até 2015 tarefas do nível comportamental ocuparão cerca de 50% do esforço de projeto, o que reforça a necessidade do desenvolvimento de ferramentas de automação e geração automática de circuitos. Além disso, o projeto de circuitos atuais faz uso prioritariamente do paradigma de projeto síncrono, que associado ao crescimento da complexidade dos mesmos impõe restrições importantes com relação ao consumo de energia e à dissipação de potência. Este trabalho apresenta uma solução alternativa a alguns dos problemas citados, pela proposta de um ambiente de geração e avaliação de redes intrachip. Tais redes permitem, além de conectar módulos de processamento que operem em diferentes frequências, ajudar a garantir o atendimento de restrições temporais impostas pelos requisitos de tráfego destes módulos. Durante a geração da rede, o ambiente permite em tempo de projetos selecionar características da mesma, tais como as frequências de operação dos roteadores, de forma individualizada. Além da geração da rede, o ambiente ainda habilita avaliar restrições temporais de diferentes modelos de tráfegos, dando suporte à geração parametrizada de tráfego para exercitar a rede. Esta característica oferece alternativas para reduzir o esforço do projeto dos sistemas eletrônicos ainda nas fases de especificação de requisitos do sistema. Isto ocorre por que o ambiente facilita a visualização do comportamento de um modelo de rede, demonstrando se o mesmo atende ou não a requisitos esperados para um cenário de tráfego.