El presente trabajo muestra una metodología para evaluar la operatividad de un sistema eléctrico de potencia de manera ordenada, en especial para sistemas débilmente mallados y que presenten problemas asociados a la ruptura de algún enlace crítico. Este trabajo está principalmente dirigido a las personas que se inician en la especialidad de análisis de sistemas eléctricos de potencia. Para dicha evaluación se utiliza un conjunto de procedimientos para el análisis en estado estacionario y transitorio. En ese sentido, el trabajo denominado “Metodología de Análisis y Diagnostico para el Estudio de Operatividad de un Sistema Eléctrico de Potencia ante la Ruptura de algún Enlace Eléctrico que la Compone”, se distribuye en seis capítulos seguido de apéndices. El primer capítulo presenta una breve descripción de la metodología desarrollada, mencionándose los objetivos que se deben buscar en cada uno de los diversos tipos de análisis que la conforman enfocándose principalmente en las características típicas de un sistema débilmente mallado. Adicionalmente se presenta una descripción de la zona del sistema eléctrico peruano donde la metodología es aplicada. El segundo capítulo describe los problemas típicos que generalmente poseen los sistemas débilmente mallados, mostrando evidencias o antecedentes que sucedieron en el sistema eléctrico peruano. En el tercer capítulo se realiza una descripción teórica sobre cada uno de los diversos tipos de análisis que componen la metodología que se plantea desde el punto de vista del análisis de un sistema eléctrico de potencia en estado estacionario como transitorio. El cuarto capítulo detalla la metodología de análisis y diagnóstico que se desarrolla en el presente trabajo, mostrando la estructura de la composición que consta la implementación de esta metodología, donde se menciona los principales criterios técnicos para cada tipo de análisis, que sirven para evaluar y observar la operatividad de un sistema eléctrico de potencia en especial uno débilmente mallado. El quinto capítulo muestra los resultados obtenidos al implementar la metodología al caso de estudio (“Anillo Tingo María”), resaltando los problemas típicos de un sistema débilmente mallado. Finalmente, el sexto capítulo extrae las principales conclusiones como resultado de aplicar la metodología del presente trabajo. / --- The present work presents an ordered methodology to evaluate the operativity of a power electrical system, in special a weakly meshed network and the problems associated to the open of some critical link. This work mainly is directed to the people who begin to analyse an electrical network. For this evaluation, a set of procedures to the analysis in steady and transitory state are used. In that sense, the name of the work is "Methodology of Analysis and Diagnostic to the Study of Operativity of a Power Electrical System with the Rupture of some Electrical Link". The work is presented in six chapters plus the appendices. First chapter presents a brief introduction about the typical characteristics of a weakly meshed network and a description of a particular zone of the Peruvian electrical system where the developed methodology is applied. After that, the main objective is descript altogether with the specifics types of analyses that conform the methodology. Second chapter describes typical problems that generally occur in weakly meshed networks, showing particular evidences or antecedents that happened in the Peruvian network. In chapter third a theoretical description is done with regard of each particular analysis that composes the methodology. The description is split in steady state and transitory state. The methodology is present in chapter forth, showing the structure or sequence that the engineer should follow in order to evaluate and observe the operational characteristics of an electrical power system, especially weakly meshed network. Chapter fifth shows the methodology applied to a study case ("Tingo Maria ring"), emphasizing the typical problems of a weakly meshed network. Finally, in chapter sixth the main conclusions of the present work are given.

Orientador: Sérgio Henrique Lopes Cabral. / Dissertação (mestrado) - Universidade Regional de Blumenau, Centro de Ciências Tecnológicas, Programa de Pós-Graduação em Engenharia Elétrica.

La generación de números aleatorios es un punto clave en los sistemas criptográficos,su desempeño depende del nivel de aleatoriedad que son capaces de generar. Particularmente, en aplicaciones móviles estos generadores de números aleatorios están sujetos a fuertes restricciones a nivel de diseño de circuito integrado. En la presente tesis se realizó el diseño y simulación de un circuito generador de números aleatorios en tecnología CMOS 0.35 m para el procesador criptográfico de una tarjeta inteligente (Smart Card). El método de generación consiste en el muestreo de un oscilador con jitter elevado, el cual permite dividir al circuito en tres bloques principales. El primero de ellos es el oscilador que fija la frecuencia de muestreo cuyo periodo debe ser mucho más pequeño, en promedio, que el del oscilador con jitter elevado. El segundo bloque consiste en el circuito muestreador, implementado mediante un flip flop tipo T. El tercer bloque es el oscilador afectado por jitter del cual depende, en gran medida, la calidad de los números aleatorios generados. Este consiste en un oscilador triangular donde el ruido térmico, introducido por un par de resistencias, es amplificado. Estos tres bloques, trabajando de manera conjunta, generan los números aleatorios cuya calidad se analizó mediante los algoritmos propuestos por el National Institute of Standards and Technology (NIST) para verificar si el generador es lo suficientemente aleatorio como para ser utilizado en aplicaciones criptográficas. La estructura del presente documento se detalla a continuación. En el primer capítulo se definió el problema a resolver. En el segundo capítulo, se revisaron los conceptos teóricos fundamentales relacionados a los números aleatorios y tecnología CMOS, asimismo, se presentaron diferentes metodologías actuales de generación de números aleatorios en circuitos integrados. En el tercer capítulo, se analizó con detalle la topología a usar y se realizó su diseño respectivo. En el cuarto capítulo se hicieron las simulaciones necesarias para verificar el correcto funcionamiento del circuito y se analizaron las secuencias de números obtenidas usando los algoritmos propuestos por el NIST. Finalmente, se presentan las conclusiones y recomendaciones. / Tesis

El presente trabajo consiste en el diseño de un amplificador diferencial de diferencias (DDA) para la etapa de filtrado de un sistema de adquisición de señales neuronales en un circuito integrado implantable. El bloque analógico se realizó utilizando la tecnología AMS 0.35 μm en el software CADENCE. La metodología usada fue la denominada TOP-DOWN que consiste básicamente en iniciar el diseño con la definición de los parámetros a nivel sistema y descender progresivamente de nivel hasta dimensionar cada transistor y definir el layout del circuito. Una característica importante de esta metodología es que los niveles superiores definen los requerimientos para el siguiente nivel. El segundo objetivo importante es mostrar un flujo de diseño para circuitos integrados donde se utilizan las herramientas de CADENCE. Con esto se busca presentar una documentación que muestre el procedimiento usado a nivel industrial en el desenvolvimiento de circuitos integrados. Es importante mencionar que la principal motivación de realizar este circuito para cumplir los objetivos de la tesis es dar continuación a un proyecto del grupo de microelectrónica que consiste en el desenvolvimiento de un sistema de adquisición de señales neuronales. Algunas partes del proyecto general ya fueron realizadas por tesistas de la universidad y junto con este bloque se completa la parte del filtro pasabanda. El flujo de diseño se desarrollo paso a paso. Primero, se obtuvo las especificaciones del DDA en base a la simulación del macromodelo en el filtro pasabanda con componentes ideales. Luego, con los resultados obtenidos, se determinó los requerimientos de frecuencia, puntos de operación y respuesta en tiempo del circuito. Posteriormente, se dimensionó cada transistor asegurando que el amplificador cumpla con los requerimientos propuestos (modelo nominal y de Montecarlo). De la misma forma que con el esquemático, se validó el netlist del layout simulando los principales parámetros del amplificador y del filtro. Los resultados mas relevantes de la simulación del netlist del circuito extraído del layout son los siguientes: potencia de 5.26μW(@ V DD = 3.3), tensión de offset de 163.89μV y 10.38μVrms de ruido integrado en la banda de paso. Con estos datos, se observa un equilibrio entre la potencia consumida y el ruido integrado del amplificador, que normalmente es muy difícil de conseguir por el diseñador. / Tesis

Over the time, the development of the digital design has increased dramatically and nowadays many different circuits and systems are designed for multiple purposes in short time lapses. However, this development has not been based only in the enhancement of the design tools, but also in the improvement of the verification tools, due to the outstanding role of the verification process that certifies the adequate performance and the fulfillment of the requirements. In the verification industry, robust methodologies such as the Universal Verification Methodology (UVM) are used, an example of this is [1], but they have not been implemented yet in countries such as Peru and they seem inconvenient for educational purposes. This research propose an alternative methodology for the verification process of designs at the industry scale with a modular structure that contributes to the development of more complex and elaborated designs in countries with little or none verification background and limited verification tools. This methodology is a functional verification methodology described in SystemVerilog and its effectiveness is evaluated in the verification of an AES (Advance Encryption Standard) encryption module obtained from [2]. The verification framework is based on a verification plan (developed in this research as well) with high quality standards as it is defined in the industry. This verification plan evaluates synchronization, data validity, signal stability, signal timing and behavior consistency using Assertions, functional coverage and code coverage. An analysis of the outcomes obtained shows that the AES encryption module was completely verified obtaining 100% of the Assertions evaluation, 100% of functional verification and over 95% of code coverage in all approaches (fsm, block, expression, toggle). Besides, the modular structure defines the intercommunication with the Design only in the bottom most level, which facilitates the reuse of the verification framework with different bus interfaces. Nonetheless, this unit level verification framework can be easily instantiated by a system level verification facilitating the scalability. Finally, the documentation, tutorials and verification plan templates were generated successfully and are aimed to the development of future projects in the GuE PUCP (Research group in Microelectronics). In conclusion, the methodology proposed for the verification framework of the AES encryption module is in fact capable of verifying designs at the industry scale with high level of reliability, defining a very detailed and standardized verification plan and containing a suitable structure for reuse and scalability. / Tesis

El Perú se encuentra entre los países más vulnerables al cambio climático. En este contexto, el país depende mucho de la agricultura, pues es la actividad más realizada en sectores rurales. Diversos estudios indican que pequeñas variaciones en condiciones climáticas pueden influir negativamente la germinación, lo cual afecta a la agricultura. Una posible medida para asistir a los agricultores son los germinadores, que pueden controlar las diversas condiciones ambientales para incentivar el brote de semillas. Sin embargo, no existen proveedores conocidos de estos dispositivos en el Perú, y los que existen en el extranjero suelen apuntar a fines diferentes a la agricultura. La idea de desarrollar un germinador nace en el Grupo de Apoyo al Sector Rural (GRUPO PUCP), pues necesitaba hacer brotar unas semillas en Lima, Perú. No obstante, estas necesitaban condiciones climáticas diferentes a las de la zona, y emplear un invernadero completo no era viable. Es por esto que la organización busca apoyo en los tesistas de Ingeniería Electrónica para realizar el proyecto. Dada la necesidad de hacer germinar estas semillas y teniendo en cuenta que localmente no existen estos dispositivos, en la presente tesis se desarrolla un piloto de germinador electrónico que pueda servir como base para el futuro desarrollo de equipos similares. Para lograr esto, en primer lugar se realiza una investigación acerca del tema, para luego determinar que los factores más críticos para la germinación son la temperatura y la humedad a la que la semilla es expuesta. Una vez que se determinan los parámetros que debe seguir el diseño, se procede a detallar todo el diseño del germinador en sí. Se abarca desde la selección de los componentes hasta la fabricación y ensamblado de los circuitos electrónicos, para lograr implementar un modelo funcional. Una vez armado el piloto, se realizan pruebas de funcionamiento para verificar que el circuito regulador del microclima funciona correctamente. Estas pruebas incluyen dejar el germinador operando por varios días, para determinar sus ventajas y limitaciones. Se concluye que como piloto y a nivel de circuito de control, el proyecto funciona de manera correcta, pero se debe armar la estructura del germinador tomando en consideración las pérdidas térmicas para lograr una mayor diferencia de temperatura entre el interior y el exterior del equipo. Asimismo, se sugieren cambiar ciertos componentes para reducir el riesgo de un mal funcionamiento. Por último, se hace énfasis en que el proyecto se realizó de manera modular para que se pueda reusar el diseño de algunas partes en caso se decida hacer un rediseño de hardware. / Tesis

El presente trabajo tiene por objetivo el diseño y desarrollo de un excitador básico de ultrasonido. Para dicho fin, se debe generar una señal eléctrica adecuada para aplicarla a un transductor. Esta señal eléctrica consiste básicamente en trenes de pulsos de alto voltaje que son enviados cada cierto periodo. Los parámetros de esta onda, tales como duración del pulso, número de pulsos por tren y frecuencia de repetición del tren de pulsos, deben ser configurados por el usuario. Con este trabajo se busca promover la investigación sobre excitadores de ultrasonido de mayor precisión y resolución, lo que implicará una contribución en el desarrollo de equipos de ultrasonido para diversas aplicaciones, cada vez más necesarias e importantes en la medicina e industria. Para alcanzar este objetivo, se ha hecho uso de un sintetizador digital de frecuencias, conocido como DDS, para poder generar pulsos de voltaje de hasta 200 nanosegundos. Para controlar la frecuencia de repetición se utilizó un microcontrolador Atmel de 8 bits y para el control del número de pulsos por tren, un sistema compuesto por compuertas lógicas de alta velocidad de la familia 74HCT. Finalmente, para amplificar la señal lógica generada, se usó un arreglo de Power MOSFETs. / Tesis

La poca disponibilidad en el mercado nacional, alto costo y sobredimensionamiento de actuadores electrónicos para el control de temperatura en hornos eléctricos, conlleva a plantear el diseño e implementación de un sistema que se desempeñe de manera eficiente bajo las mismas condiciones de operación. . El objetivo es de diseñar e implementar un actuador electrónico para regular la potencia eléctrica AC hasta 2000 W. El método seguido considera, primero investigar sobre los actuadores electrónicos para control de temperatura disponibles en el mercado, estudiar la tecnología y tendencias sobre regulación de potencia. Luego se identifica los requisitos para el diseño del sistema. Se plantea una posible solución, con la posterior selección de componentes y simulaciones para corroborar la funcionalidad y eficiencia del diseño. Finalmente, se realizara la implementación del circuito, realizando mediciones con un multímetro, un osciloscopio y un vatímetro; de esta forma se corrobora el diseño y simulaciones realizadas previamente. Los resultados demuestran el correcto funcionamiento del sistema, logrando dosificar la potencia AC hacia una carga resistiva de manera proporcional a una señal de control. Se concluye que la propuesta presentada en este trabajo de tesis cumple con la funcionalidad y requisitos de un actuador electrónico de 2000W orientado al control de temperatura en hornos eléctricos. / Tesis

La presente tesis presenta el diseño de una resistencia integrada, que se requiere en el bloque de filtrado de un dispositivo médico implantable para un sistema de adquisición de señales neuronales con el fin de obtener una alta constante de tiempo y no recurrir a la utilización de resistencias externas en circuitos integrados, siendo así posible abarcar un tópico actual de diseño microelectrónico con alto nivel tecnológico. Se presentan los inconvenientes que existen para su desarrollo, métodos de diseño y los requerimientos del mismo. / Tesis

Apresentamos um estudo sistemático das propriedades eletrônicas e estruturais dos elementos N, P e AS em SI e GE amorfos. Primeiramente, utilizamos o método de Monte Carlo para gerar as configurações amorfas iniciais. Nesta etapa as interações atômicas são descritas pelos potencias de Tersoff. A partir do modelo inicial para os sistemas desordenados, as propriedades eletrônicas e estruturais são determinadas usando a teoria do funcional da densidade e os pseudopotenciais de Bachelet-Hamann-Schlüter. Concluímos que as impurezas de P e AS são estáveis em sítios tricoordenados e metaestáveis em sítios tetracoordenados para os dois sistemas hospedeiros. Por outro lado a impureza de N apresenta um comportamento diferente. Este átomo é estável em sítios tricoordenados para ambos os hospedeiros, mas em sítios tetracoordenados ele é instável no a-SI e metaestável no a-GE. Discutimos a relevância de nossos resultados relacionados com a dopagem tipo-n de semicondutores amorfos hidrogenados. / The electronic and structural properties of the elements N, P and AS in amorphous SI and GE are systematically investigated. The calculation procedure is based on two approaches. First, we have used the Monte Carlo method to generate the initial amorphous configurations. A reliable description of the atomic interaction is provided by using the Tersoff potentials. Having the initial model for the amorphous structure, we analyzed the electronic and structural configurations within the framework of the density-functional theory and the Bachelet-Hamann-Schlüter pseudopotentials. We found that the P and AS impurities are stable in 3-fold coordinated sites and metastable in 4-fold coordinated sites for both host systems. On the other hand, the N impurity presents a different behavior. This atom is stable in 3-fold coordinated sites for both host systems but in 4-fold coordinated sites it is unstable in a-SI and metastable in a-GE. The relevance of these results for the n-type doping in hydrogenated amorphous semiconductors is discussed.