Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica / Made available in DSpace on 2013-03-04T18:40:34Z (GMT). No. of bitstreams: 1 308809.pdf: 10651634 bytes, checksum: 9517f0a2ee3192dc539da1109dd368a5 (MD5) / O constante avanço na fabricação de circuitos integrados com a miniaturização da tecnologia, o aumento da frequência de operação e a diminuição da tensão de alimentação fazem deles cada vez mais sensíveis à radiação. A preocupação com a sensibilidade de circuitos integrados não é mais restrita a projetos de aplicações espaciais onde o ambiente é mais hostil quanto à radiação. Circuitos fabricados com tecnologias em escala nanométrica são potencialmente sensíveis a partículas que se encontram na atmosfera terrestre e até no nível do mar. A importância da tolerância a falhas em semicondutores existe desde quando anomalias foram observadas no comportamento de dispositivos operando no espaço. A larga presença de circuitos integrados em diversas áreas do nosso cotidiano faz com que técnicas de tolerância a falhas ganhem importância também para aplicações terrestres. Desse modo, formas eficientes de avaliação dessas técnicas de tolerância a falhas são essenciais para lidar com essa demanda. É importante que essa avaliação possa ser realizada em etapas iniciais do projeto de circuitos integrados tolerantes à radiação de forma a reduzir o custo com locação de instalações que utilizam equipamentos de radiação induzida para verificação. Nesse contexto, o trabalho de dissertação apresenta um estudo sobre diferentes técnicas de injeção de falhas. Além do estudo, foi desenvolvida uma plataforma de emulação de soft errors (PLAESER) visando a análise experimental de técnicas de tolerância a falhas. A plataforma PLAESER provê suporte ao fluxo proposto para avaliação de técnicas de tolerância a falhas em fase inicial do projeto de circuitos robustos através da prototipação rápida em FPGAs. Os resultados obtidos com os casos de teste utilizados procuram mostrar o emprego do fluxo proposto para análise de técnicas de tolerância a falhas. / The continuous improvements in the integrated circuits manufacture process considering the miniaturization of technology, increase of clock frequencies and limitation of power supply, make them more susceptible to radiation. The concern with circuit sensitivity is no longer restricted to space applications, in harsh environment. Integrated circuits manufactured with nanometric technologies are potentially sensitive to particles present in the atmosphere and also at the sea level. Fault tolerance strategies applied to semiconductors have been around since upsets were first experienced in space applications. The large usage of integrated circuits in several areas of everyday life makes fault tolerance techniques important also for terrestrial applications. Therefore, efficient hardness evaluation solutions are essential to deal with this demand. Such evaluation is important and should be performed earlier in hardened integrated circuit designs in order to reduce costs with rental of radiation facilities. In this context, this work presents a evaluation of different fault injection techniques. Moreover, a soft error emulation platform (PLAESER) has been developed in order to analyze fault tolerance techniques experimentally. PLEASER gives support to the flow proposed to evaluate fault tolerance techniques earlier in hardened circuit designs through rapid prototyping. The results obtained with the selected test cases show the employment of the proposed flow to analyze fault tolerance techniques.

Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica. / Made available in DSpace on 2013-06-25T20:33:13Z (GMT). No. of bitstreams: 1 310350.pdf: 17052017 bytes, checksum: 4e316fff0da3fb0057a4349a83edb3ce (MD5) / Esta tese propõe uma topologia de conversor CC-CC trifásico de três níveis, modulado por largura de pulso e com comutação suave. A análise estática dos sete modos de condução descontínua e dos seis modos de condução contínua é apresentada no decorrer do documento. A análise dinâmica do conversor voltada para a operação em condução contínua também é apresentada, fornecendo a função de transferência que relaciona a tensão de saída com a razão cíclica. A comutação dos doze interruptores comandados é investigada em detalhes, enfatizando-se a condução contínua, onde há a possibilidade de obtenção de comutação suave do tipo ZVS em todos os doze interruptores do conversor. Para a comprovação das análises apresentadas, realiza-se a simulação numérica e a experimentação através de um protótipo de 10 kW, 800 V de tensão de entrada, 200 V de tensão de saída e 40 kHz do conversor proposto. / This thesis proposes a three-level three-phase pulse-width-modulated soft-switched DC-DC converter. The static analysis of seven discontinuous conduction modes and six continuous conduction modes is carried out. The dynamic analysis is also performed, providing the output voltage to duty cycle transfer function. The commutation of all converter switches is detailed, emphasizing the continuous conduction, where there is the possibility of achieving zero-voltage-switching for all the twelve converter switches. In order to validate the presented analyses, the computer aided simulation and experimental results from a prototype rated at 10 kW, 800 V input voltage, 200 V output voltage, and 40 kHz are performed.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2012 / Made available in DSpace on 2013-06-26T01:02:33Z (GMT). No. of bitstreams: 1 313853.pdf: 2889695 bytes, checksum: 4516ef9d52189f2d5cc69766d6489b17 (MD5) / Um amplificador de ganho variável (VGA) ajustado digitalmente pela razão cíclica do sinal de controle é apresentado neste trabalho. O circuito baseia-se no principio superregenerativo criado por Armstrong na década de 1920. Através desta técnica, consegue-se obter um ajuste fino do ganho sem necessidade de utilizar um DAC como interface entre o controle digital e o amplificador, como visto nos VGAs convencionais. O projeto foi contextualizado dentro de um sistema de aquisição de sinais biopotenciais e foi realizado em um processo de fabricação de 0,18 µ m CMOS padrão. Os resultados, a partir de simulações, mostraram que o projeto cumpre com as especificações, atingindo, entre outras características, uma faixa de ganho de 45 dB com uma banda de 1,25 kHz, um consumo de 6,4 µ W e uma faixa linear de 900 mV para uma THD de 0,5 %. Algumas medições preliminares foram feitas as quais comprovaram o funcionamento do circuito. Em complemento ao VGA integrado, uma versão com componentes discretos foi implementada com o intuito de verificar a sua funcionalidade numa aplicação real. O circuito final precisou de um AFE completo, o qual foi voltado para a medição de sinais cardíacos utilizando apenas dois eletrodos. Os resultados do protótipo discreto validaram o principio de amplificação proposto no VGA para este tipo de aplicação.<br> / Abstract : In this work, a variable-gain amplifier (VGA) adjusted by the duty-cycle of a control signal is presented. This circuit is based on the superregenerative concept created by Armstrong back in the 1920's. The chosen technique allows to perform a fine control of the gain without any DAC at the interface between the digital control and the amplifier, as usually seen in other VGAs. A 0.18mm standard CMOS process was used for the design. Specifications were satisfied by simulation results, in which, among other results, it was obtained a gain range of 45dB within a 1.25kHz bandwidth, a power consumption of 6.4mW and 900mV of linear range for a 0.5% THD. Some preliminary measurements of the chip proved also the correct functioning of the circuit. As a complement of the integrated VGA, a discrete-component version was also implemented in order to verify its functionality in a real application. The final circuit included a complete analog front-end which was optimize for cardiac signals measurement using only two electrodes. The results of the discrete-component prototype validated the amplification principle proposed in the VGA for this type of aplication.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-graduação em Ciência e Engenharia de Materiais, Florianópolis, 2012 / Made available in DSpace on 2013-07-16T04:33:33Z (GMT). No. of bitstreams: 1 317340.pdf: 4306251 bytes, checksum: 3bc9d5a997edf02699f74ef5688604a9 (MD5) / A tecnologia de impressão por jato de tinta vem demonstrando ser capaz de imprimir todos os materiais necessários para a fabricação de circuitos integrados, apresentando baixos custos de fabricação quando comparada às técnicas convencionais utilizadas com silício. Com o advento da eletrônica orgânica, uma ampla gama de materiais tornou-se disponível e a fabricação de dispositivos com propriedades únicas com a interface biológica é agora possível. Um exemplo importante é a utilização de eletrodos metálicos revestidos com polímeros condutores implantados no sistema nervoso central, proporcionando estimulação elétrica aos neurônios. Este trabalho relata a fabricação de dispositivos orgânicos biocompatíveis por meio da tecnologia de impressão por jato de tinta, utilizando-se uma nova combinação de materiais. Os dispositivos foram fabricados sobre um substrato de Parileno C (PaC), um polímero flexível e biocompatível. As linhas condutoras foram impressas utilizando-se uma tinta de nanopartículas de prata, enquanto os sítios ativos foram impressos usando-se uma tinta de poli (3,4-etilenodioxitiofeno)/poliestireno sulfonado (PEDOT: PSS). Para isolar o dispositivo final foi utilizada uma tinta de poliimida para imprimir uma espessa película sobre o dispositivo, deixando pequenas janelas abertas sobre os sítios ativos de PEDOT:PSS. Caracterização elétrica do dispositivo final e avaliação de sua interface com a biologia (testes de cultura de células) foram realizadas. Os resultados mostram que um dispositivo biocompatível e de baixo custo pode ser produzido por escrita direta sem quaisquer técnicas de pre-patterning ou de auto-alinhamento, utilizando-se tintas orgânicas. <br> / Abstract : Inkjet printing has been demonstrated to be able to print all materials required for integrated circuits at low costs when compared to conventional silicon processing. With the advent of organic electronics, a wide range of materials became available and the fabrication of devices with unique properties for interfacing with biology is now possible. One important example is the use of conducting polymer coatings on metal electrodes that are implanted in the central nervous system, which provides electrical stimulation of neurons. This work reports on the fabrication of biocompatible organic devices by means of inkjet printing with a novel combination of materials. The devices were fabricated on Parylene C (PaC), a biocompatible, flexible polymer substrate. The contact tracks were printed using a silver nanoparticle ink, while the active sites were inkjet printed using a poly (3,4-ethylenedioxythiophene)/polystyrene sulfonate (PEDOT:PSS) solution. To insulate the final device, a polyimide ink was used to print a thick film, leaving small opened windows upon the active sites. Electrical characterization of the final device and evaluation of its interface with biology (cells culture assays) were performed. The results show that inexpensive and biocompatible devices can be produced by direct writing without any pre-patterning or self-alignment techniques using organic inks.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2013. / Made available in DSpace on 2013-12-05T23:12:19Z (GMT). No. of bitstreams: 1 318856.pdf: 1230228 bytes, checksum: e1a7c96794e382372e29e54b3e261525 (MD5) Previous issue date: 2013 / A minimização da corrente de leakage é um passo essencial do projeto de circuitos digitais, uma vez que nas tecnologias CMOS recentes a potência de leakage tornou-se comparável à potência dinâmica. Gate sizing é uma técnica amplamente utilizada para minimização da potência de leakage devido à sua eficácia e ao baixo impacto que ele causa no fluxo standard cell. Em tal fluxo, o problema de sizing corresponde a selecionar, para cada porta do circuito, uma combinação de largura de porta e tensão de threshold disponível na biblioteca de células, de modo a satisfazer as restrições de projeto. A natureza discreta do problema, a qual o torna NP-difícil, e o grande número de portas nos circuitos contemporâneos têm motivado a busca por heurísticas eficientes, que sejam capazes de resolvê-lo em tempo de execução aceitável. Este trabalho apresenta três contribuições principais ao estado da arte. A primeira é uma formulação aperfeiçoada para o problema de sizing discreto baseada em Relaxação Lagrangeana (LR), a qual considera valores máximos de slew de entrada e de capacitância de saída das portas, impostas pelas bibliotecas standard cell. A segunda é uma heurística topológica gulosa para resolver a formulação LR proposta utilizando informações locais para guiar as decisões do algoritmo. A terceira contribuição reside em uma técnica híbrida de três passos para superar algumas das limitações da heurística topológica gulosa. Tal técnica híbrida inicia resolvendo a formulação LR assumindo um atraso crítico ligeiramente maior do que o atraso crítico-alvo e em seguida, aplica uma heurística rápida de recuperação de atraso para que o atraso crítico-alvo original seja satisfeito. Como terceiro passo, é usada uma heurística de recuperação de potência para reduzir ainda mais a potência de leakage explorando o espaço para otimização deixado pelos dois passos anteriores. Os experimentos práticos foram gerados utilizando-se a infraestrutura da Competição de Sizing Discreto do ISPD2012, a qual provê uma base comum para comparações justas com os trabalhos correlates mais recentes. Os resultados experimentais para a formulação LR usando a heurística topológica gulosa foram comparados com os resultados obtidos pelas três equipes melhor classificadas na Competição do ISPD 2012, os quais representavam o estado da arte no momento em que tais experimentos foram realizados. A potência de leakage obtida é, em média, 18,9%, 16,7% e 43,8% menor do que aquelas obtidas pelas três melhores equipes da Competição do ISPD2012, respectivamente, ao passo que o tempo de execução total é 38, 31 e 39 vezes menor. Com relação à técnica híbrida, a potência de leakage obtida é, em média, 8,15\\\\% menor do que aquela relatada pelo trabalho que representa o estado da arte na ocasião em que estes experimentos foram realizados, sendo o tempo total de execução uma ordem de magnitude menor. É Importante ressaltar que o trabalho estado da arte referido já havia superado as três melhores equipes da Competição do ISPD2012. <br>

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica / Made available in DSpace on 2012-10-22T07:29:38Z (GMT). No. of bitstreams: 0 / Contatores são chaves de ligamento não manual, eletromagnética, que possuem uma única posição de repouso e são capazes de estabelecer, conduzir e interromper correntes em condições normais e sobrecargas no funcionamento [9].

Dissertação (Mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. / Made available in DSpace on 2012-10-18T21:02:40Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-09T03:49:59Z : No. of bitstreams: 1 142987.pdf: 34652095 bytes, checksum: b2d38d77dc589f4cd8a72bbd5b8961d5 (MD5)

Made available in DSpace on 2015-03-03T11:52:25Z (GMT). No. of bitstreams: 0 Previous issue date: 2012-08-06Bitstream added on 2015-03-03T12:07:17Z : No. of bitstreams: 1 000807017.pdf: 1312834 bytes, checksum: 2940e7d3f1fe6e52b4d71e6b46a2e372 (MD5) / No cenário sócio-ambiental atual percebe-se um aumento da preocupação com o meio ambiente quanto à utilização dos recursos naturais e, ainda, na importância da reutilização dos produtos e subprodutos derivados desses recursos. A reciclagem reintroduz no sistema produtivo parte da matéria ou da energia que seria descartada, o que diminui o volume de lixo despejado. O poliestireno expandido, que hoje em dia é descartado por fábricas, construção civil, setores comerciais e residenciais, é depositado em aterros sanitários ou lixões sem nenhum controle, como consequência, este material tem grande contribuição na poluição ambiental. Na presente dissertação foram propostas soluções de aproveitamento destes materiais, adequando-os a novas aplicações a partir de sua reciclagem. O poliestireno expandido foi reciclado por dissolução, moldagem por compressão e injeção para a produção de placas de circuito impresso, o material obtido em cada processo foi caracterizado quanto à resistência a flexão, por termogravimetria (TGA), calorimetria exploratória diferencial (DSC), microscopia eletrônica de varredura (MEV), medida de condutividade elétrica em 4 pontos, inspeção acústica e análise da textura. Com a análise dos resultados obtidos foi possível avaliar a viabilidade da reciclagem de poliestireno expandido para aplicação em placas de circuito impresso, visto a reprodutibilidade e qualidade do material obtido. Dentre os materiais obtidos aquele homogeneizado termocineticamente e injetado foi o que apresentou as propriedades mas adequadas à aplicação / In the current socio-environmental scenario an increase in concern to environment and the use of natural resources beyond the importance of reuse of products and by-products derived from these resources are observed. Recycling is a way of reintroducing a part of dicharged matter or energy in the productive system, reducing the amount of dumped garbage. Polystyrene materials, which are discarded by industries, construction, commercial and residential sectors, are deposited in landfills or dumps without any control causing, as a consequence, an increase in the environmental pollution. This work proposes some solutions for the use of recycled polystyrene, make it suitable for new applying. Then, expanded polystyrene was recycled by dissolution, compression molding and injection process in order to produce printed circuit board. Obtained materials were characterized by mechanical, electrical and physical-chemical characterization on flexure, thermogravimetric analysis (TGA), differential scanning calorimetry (DSC), scanning electron microscopy (SEM), electrical conductivity measurements at 4 points and analysis of texture. With the analysis of the results was possible to evaluate the availability of recycling of expanded polystyrene for application to printed circuit boards since the reproducibility and quality of the obtained material. The thermokinetically homogenized and injected material presented the adequate properties to the application

Este trabalho apresenta o LIT, uma ferramenta de auxílio ao projeto de circuitos integrados analógicos que utiliza a técnica da associação trapezoidal de transistores (TAT) sobre uma matriz digital pré-difundida. A principal característica é a conversão de cada transistor simples de um circuito analógico em uma associação TAT equivalente, seguido da síntese automática do leiaute da associação séria-paralela de transistores. A ferramenta é baseada na matriz SOT (sea-of-transistors), cuja arquitetura é voltada para o projeto de circuitos digitais. A matriz é formada somente por transistores unitários de canal curto de dimensões fixas. Através da técnica TAT, entretanto, é possível criar associações série-paralelas cujo comportamento DC aproxima-se dos transistores de dimensões diferentes dos unitários. O LIT é capaz de gerar automaticamente o leiaute da matriz SOT e dos TATs, além de células analógicas básicas, como par diferencial e espelho de corrente, respeitando as regras de casamento de transistores. O cálculo dos TATs equivalentes também é realizado pela ferramenta. Ela permite a interação com o usuário no momento da escolha da melhor associação. Uma lista de possíveis associações é fornecida, cabendo ao projetista escolher a melhor. Além disso, foi incluído na ferramenta um ambiente gráfico para posicionamento das células sobre a matriz e um roteador global automático. Com isso, é possível realizar todo o fluxo de projeto de um circuito analógico com TATs dentro do mesmo ambiente, sem a necessidade de migração para outras ferramentas. Foi realizado também um estudo sobre o cálculo do TAT equivalente, sendo que dois métodos foram implementados: aproximação por resistores lineares (válida para transistores unitários de canal longo) e aproximação pelo modelo analítico da corrente de dreno através do modelo BSIM3. Três diferentes critérios para a escolha da melhor associação foram abordados e discutidos: menor diferença de corrente entre o TAT e o transistor simples, menor número de transistores unitários e menor condutância de saída. Como circuito de teste, foi realizado o projeto com TATs de um amplificador operacional de dois estágios (amplificador Miller) e a sua comparação com o mesmo projeto utilizando transistores full-custom. Os resultados demonstram que se pode obter bons resultados usando esta técnica, principalmente em termos de desempenho em freqüência. A contribuição da ferramenta LIT ao projeto de circuitos analógicos reside na redução do tempo de projeto, sendo que as tarefas mais suscetíveis a erro são automatizadas, como a geração do leiaute da matriz e das células e o roteamento global. O ambiente de projeto, totalmente gráfico, permite que mesmo projetistas analógicos menos experientes realizem projetos com rapidez e qualidade. Além disso, a ferramenta também pode ser usada para fins educacionais, já que as facilidades proporcionadas ajudam na compreensão da metodologia de projeto.

Este trabalho apresenta um estudo, implementação e simulação de geradores de sinais analógicos usando-se circuitos digitais, em forma de CORE, integrando-se este com o microprocessador Risco. As principais características procuradas no gerador de sinais são: facilidade de implementação em silício, programabilidade tanto em freqüência quanto em amplitude, qualidade do sinal e facilidade de integração com um microprocessador genérico. Foi feito um estudo sobre a geração convencional de sinais analógicos, dando-se ênfase em alguns tipos específicos de circuitos como circuitos osciladores sintonizados, multivibradores, geradores de sinais triangulares e síntese de freqüência digital direta. Foi feito também um estudo sobre conversão digital-analógica, onde foram mostrados alguns tipos básicos de conversores D/A. Além disso foram abordadas questões como a precisão desses conversores, tipos digitais de conversores digitalanalógico, circuitos geradores de sinais e as fontes mais comuns de erros na conversão D/A. Dando-se ênfase a um tipo específico de conversor D/A, o qual foi utilizado nesse trabalho, abordou-se a questão da conversão sigma-delta, concentrando-se principalmente no ciclo de formatação de ruído. Dentro desse assunto foram abordados o laço sigma-delta, as estruturas de realimentação do erro, estruturas em cascata, e também o laço quantizador. Foram abordados vários circuitos digitais capazes de gerar sinais analógicos, principalmente senóides. Além de geradores de senóides simples, também se abordou a geração de sinais multi-tom, geração de outros tipos de sinais baseando-se no gerador de senóides e também foi apresentado um gerador de funções. Foram mostradas implementações e resultados dessas. Iniciando-se pelo microprocessador Risco, depois o gerador de sinais, o teste deste, a integração do microprocessador com o gerador de sinais e finalmente a implementação standard-cell do leiaute desse sistema. Por fim foram apresentadas conclusões, comentários e sugestões de trabalhos futuros baseando-se no que foi visto e implementado nesse trabalho.