A idéia de circuito, no mundo contemporâneo, está associada ao processo da comunicação mediada e à sua complexidade. Com o objetivo de verificar qual o papel dos circuitos comunicativos na formação de redes e na construção da cidadania no ciberespaço, procuramos mostrar como se caracterizam os circuitos, a partir do estudo realizado em weblogs voltados à discussão crítica de temas relacionados à realidade social e política brasileira. Como instâncias mediadoras entre o imaginário e a construção social da realidade, os circuitos comunicativos se desenvolvem e geram novos circuitos emergentes, interferindo na sua própria organização e na circulação das informações. Nos blogs, as narrativas são construídas acionando os três momentos presentes na dinâmica do circuito (produção, difusão e uso/aceitação de informações). Assim, numa relação dialógica entre subjetividade e objetivação, as narrativas formam tramas de sentidos, responsáveis pelos intercâmbios das significações e pela mobilização dos cidadãos no ciberespaço. Cidadania esta relacionada às capacidades cognitivas e aos recursos simbólicos, necessários aos indivíduos para coordenarem suas ações num mundo marcado por incertezas e crises de sentido.

Resumo: Bancos de Capacitores automáticos são utilizados em redes de distribuição de maneira a compensar a energia reativa demanda pelas cargas de rede de distribuição de energia elétrica, reduzir perdas elétricas, melhorar perfil de tensão e reduzir custos operacionais e de manutenção. Considerando que as cargas estão sujeitas a variações ao longo do dia, a operação destes equipamentos, sem ajustes otimizados, pode não ser suficiente para prover a compensação reativa necessária. Para tanto, existem diversas metodologias propostas na literatura a fim de realizar o controle ótimo da operação dos bancos de capacitores em sistemas de distribuição. Estas metodologias podem ser divididas em três tipos: as que utilizam métodos clássicos de programação inteira-mista; inteligência artificial (IA) e técnicas matemáticas tradicionais ajustadas ao problema. Neste trabalho, o foco principal é implementar, comparar e aprimorar técnicas matemáticas tradicionais, pois elas apresentam bom desempenho computacional, o que é ideal para soluções em redes elétricas inteligentes que operam através de sistemas corretivos e que demandam soluções rápidas. Utilizando um Fluxo de Potência Ótimo Parametrizado com o objetivo de promover a manutenção nos níveis aceitáveis de tensão, três abordagens diferentes foram avaliadas: inclusão de função penalidade; inclusão de função sigmoidal e ajustes heurísticos. A validação destas metodologias foi realizada comparando-se os resultados obtidos através de uma busca exaustiva num sistema de 70 barras, com curvas de carga parametrizadas. Os resultados obtidos foram bastante consistentes para os vários casos testados e mostram alternativas rápidas e eficientes para o controle de reativo no sistema elétrico.

Made available in DSpace on 2014-06-11T19:22:31Z (GMT). No. of bitstreams: 0 Previous issue date: 2012-04-09Bitstream added on 2014-06-13T18:49:28Z : No. of bitstreams: 1 luz_da_me_ilha.pdf: 845815 bytes, checksum: 97fba648660898495cdc5b951ecf5497 (MD5) / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / PROPG - Programa de Pós-Graduação / As placas de circuito impresso são a base de todos os equipamentos eletrônicos utilizados atualmente. Antigamente, as placas ocupavam grandes espaços e eram conectadas através de fios, válvulas e componentes eletromecânicos. Com o desenvolvimento dos circuitos integrados surgiram técnicas para a concepção de um circuito impresso no qual utilizam componentes cada vez menores e com alta velocidade de processamento. Porém, com a miniaturização dos componentes e redução das dimensões das placas de circuitos impressos surgem problemas de compatibilidade e interferência eletromagnética. Os estudos desses fenômenos demandam alto grau de esforços para os cálculos dos resultados. Diante dessa dificuldade são introduzidos softwares especialistas que utilizam algoritmos otimizados, obtendo melhores resultados em curto espaço de tempo. A fim de estudar os efeitos da compatibilidade e interferência eletromagnética usou-se uma placa de circuito impresso, de uma central telefônica. Através de simulações de integridade de sinal e compatibilidade eletromagnética pode-se fazer ajustes nas placas para atender às normas das agências reguladoras / The printed circuit boards are the basis of all equipment used today. The boards previously occupied large spaces and were connected by wire, valves and electromechanical components. With the development of integrated circuits emerged techniques for designing a printed circuit on which uses smaller and smaller components with high processing speed. But with the miniaturization of components and reduction of printed circuit boards dimensions, problems of electromagnetic compatibility and interference arises. Studies of these phenomena require a high degree of effort for the calculations results. Given this difficulty the introduced using specialist software algorithms optimized, permits obtaining better results. In order to study the effects of electromagnetic interference and compatibility it was used a printed circuit board in the development of a telephone exchange. Through simulations, signal integrity and electromagnetic compatibility can make adjustments on the boards in order that the board was able to be manufactured and sold meeting the standards of compatibility and electromagnetic interference

Made available in DSpace on 2015-11-13T01:05:21Z (GMT). No. of bitstreams: 1 000476054-Texto+Completo-0.pdf: 3324667 bytes, checksum: 9b5561f04ee14590ab8784667acd8130 (MD5) Previous issue date: 2015 / Advances in CMOS (Complementary Metal-Oxide-Semiconductor) allowed the miniaturization of electronic components which, in turn, caused a number of benefits, such as increased density and operating frequency of integrated circuits (ICs). However, despite the benefits, the transistors size reduction generated several challenges to IC design. Among them we can mention the aging of ICs due to of Negative Bias Temperature Instability (NBTI) phenomenon. This phenomenon degrades PMOS transistors when they are exposed to high temperatures, fundamentally associated with the ICs workload. In this context, this thesis proposes a hardware-based methodology able to monitor levels of aging over the IC life time, as well as able to minimize these effects by the IC supply voltage adjustment. In other words, the proposed methodology aims to increase the robustness of ICs used in critical applications. / Avanços na tecnologia CMOS (Complementary Metal-Oxide-Semiconductor) permitiram a miniaturização de componentes eletrônicos o que, por sua vez, trouxe consigo uma série de benefícios, tais como o aumento na densidade e na frequência de operação de Circuitos Integrados (CIs). Entretanto, apesar dos benefícios, a redução no tamanho dos transistores gerou uma série de desafios ao projeto de CIs. Dentre eles pode-se citar o envelhecimento dos CIs devido ao fenômeno do Negative Bias Temperature Instability (NBTI). Esse fenômeno degrada os transistores do tipo PMOS quando os mesmos são submetidos à elevadas temperaturas associadas fundamentalmente à funcionalidade dos CIs. Neste contexto, este trabalho propõe uma metodologia baseada em hardware capaz de monitorar níveis de envelhecimento ao longo da vida útil do CI, bem como uma forma de minimizar esses efeitos através do ajuste da tensão de alimentação CI. Em outras palavras a metodologia proposta visa aumentar a robustez de CIs utilizados em aplicações consideradas críticas.

Made available in DSpace on 2016-05-11T12:03:15Z (GMT). No. of bitstreams: 1 000478507-Texto+Completo-0.pdf: 3236026 bytes, checksum: 1ef077f1aa686a54c1db1ee1f57a3393 (MD5) Previous issue date: 2015 / The purpose of this paper was to present a case on the application of the classic method for the evaluation of measurement data and expression of uncertainty in measurement. The object of study was a semiconductor crystal defined as test sample based on their electronic structure. The measurement system allow characterizing the sample by Van der Pauw technique and Hall effect to determine the resistivity and the Hall coefficient of the crystal. The choice of the semiconductor as the object of study and an electronic characterization method for evaluation of uncertainty in measurement is due to its importance in the manufacture of devices used in virtually all electronic products. Firstly, there was be a review of the literature about the characteristics of semiconductors for understanding the results that was be obtained; then, developing a research of physical phenomena that explain the measurements; and finally the presentation of the technical characteristics of the measuring system designed to obtain the values of the study variables. Eventually, classic method was be present and the inherent sources of uncertainty in measurement process was be analyzed as well as the physical phenomena involved and identifying the components that do not affect the measurement results. The final product of this work was be an uncertainty budget for evaluation of measurements. This worksheet was be developed for the measurement system used in this work. However, it is proposed that it should be is tested by other users to evaluate the results obtained with another set of measuring instruments. / A proposta desse trabalho foi apresentar um estudo de caso da aplicação do método clássico para a avaliação dos dados de medição e para a expressão da incerteza de medição. O objeto de estudo foi um cristal semicondutor definido como amostra do ensaio com base na sua estrutura eletrônica. O sistema de medição permite caracterizar a amostra através do método de Van der Pauw e do efeito Hall para determinar a resistividade e o coeficiente Hall do cristal. A escolha de um semicondutor como objeto de estudo e um método de caracterização eletrônica para avaliação da incerteza de medição é devida a sua importância na fabricação de dispositivos utilizados em praticamente todos os produtos eletrônicos. Primeiramente, foi realizada uma revisão da literatura sobre as características dos semicondutores para compreensão dos resultados que foram obtidos; em seguida, o desenvolvimento de uma pesquisa dos fenômenos físicos que explicam as medições realizadas; e, por último, a apresentação das características técnicas do sistema de medição destinado para obtenção dos valores das grandezas de estudo. Após, foi apresentado o método para avaliação da incerteza, e analisadas as fontes de incerteza inerentes ao processo de medição e aos fenômenos físicos envolvidos, e identificadas as componentes que não afetam o resultado da medição. O produto final desse trabalho foi uma planilha de cálculo com o balanço de incerteza para avaliação dos resultados das medições. Essa planilha foi desenvolvida para o sistema de medição utilizado nesse trabalho. Entretanto, propõem-se que seja testada por outros usuários para avaliação dos resultados obtidos com outro conjunto de instrumentos de medição.

Orientador: Ailton Akira Shinoda / Banca: Sérgio Kurokawa / Banca: Valtemir Emerencio do Nascimento / Resumo: As placas de circuito impresso são a base de todos os equipamentos eletrônicos utilizados atualmente. Antigamente, as placas ocupavam grandes espaços e eram conectadas através de fios, válvulas e componentes eletromecânicos. Com o desenvolvimento dos circuitos integrados surgiram técnicas para a concepção de um circuito impresso no qual utilizam componentes cada vez menores e com alta velocidade de processamento. Porém, com a miniaturização dos componentes e redução das dimensões das placas de circuitos impressos surgem problemas de compatibilidade e interferência eletromagnética. Os estudos desses fenômenos demandam alto grau de esforços para os cálculos dos resultados. Diante dessa dificuldade são introduzidos softwares especialistas que utilizam algoritmos otimizados, obtendo melhores resultados em curto espaço de tempo. A fim de estudar os efeitos da compatibilidade e interferência eletromagnética usou-se uma placa de circuito impresso, de uma central telefônica. Através de simulações de integridade de sinal e compatibilidade eletromagnética pode-se fazer ajustes nas placas para atender às normas das agências reguladoras / Abstract: The printed circuit boards are the basis of all equipment used today. The boards previously occupied large spaces and were connected by wire, valves and electromechanical components. With the development of integrated circuits emerged techniques for designing a printed circuit on which uses smaller and smaller components with high processing speed. But with the miniaturization of components and reduction of printed circuit boards dimensions, problems of electromagnetic compatibility and interference arises. Studies of these phenomena require a high degree of effort for the calculations results. Given this difficulty the introduced using specialist software algorithms optimized, permits obtaining better results. In order to study the effects of electromagnetic interference and compatibility it was used a printed circuit board in the development of a telephone exchange. Through simulations, signal integrity and electromagnetic compatibility can make adjustments on the boards in order that the board was able to be manufactured and sold meeting the standards of compatibility and electromagnetic interference / Mestre

Orientador: Maria Odila Hilário Cioffi / Coorientador: José Luz Silveira / Banca: Samuel Euzédice de Lucena / Banca: Tessie Gouvea da Cruz / Resumo: No cenário sócio-ambiental atual percebe-se um aumento da preocupação com o meio ambiente quanto à utilização dos recursos naturais e, ainda, na importância da reutilização dos produtos e subprodutos derivados desses recursos. A reciclagem reintroduz no sistema produtivo parte da matéria ou da energia que seria descartada, o que diminui o volume de lixo despejado. O poliestireno expandido, que hoje em dia é descartado por fábricas, construção civil, setores comerciais e residenciais, é depositado em aterros sanitários ou lixões sem nenhum controle, como consequência, este material tem grande contribuição na poluição ambiental. Na presente dissertação foram propostas soluções de aproveitamento destes materiais, adequando-os a novas aplicações a partir de sua reciclagem. O poliestireno expandido foi reciclado por dissolução, moldagem por compressão e injeção para a produção de placas de circuito impresso, o material obtido em cada processo foi caracterizado quanto à resistência a flexão, por termogravimetria (TGA), calorimetria exploratória diferencial (DSC), microscopia eletrônica de varredura (MEV), medida de condutividade elétrica em 4 pontos, inspeção acústica e análise da textura. Com a análise dos resultados obtidos foi possível avaliar a viabilidade da reciclagem de poliestireno expandido para aplicação em placas de circuito impresso, visto a reprodutibilidade e qualidade do material obtido. Dentre os materiais obtidos aquele homogeneizado termocineticamente e injetado foi o que apresentou as propriedades mas adequadas à aplicação / Abstract: In the current socio-environmental scenario an increase in concern to environment and the use of natural resources beyond the importance of reuse of products and by-products derived from these resources are observed. Recycling is a way of reintroducing a part of dicharged matter or energy in the productive system, reducing the amount of dumped garbage. Polystyrene materials, which are discarded by industries, construction, commercial and residential sectors, are deposited in landfills or dumps without any control causing, as a consequence, an increase in the environmental pollution. This work proposes some solutions for the use of recycled polystyrene, make it suitable for new applying. Then, expanded polystyrene was recycled by dissolution, compression molding and injection process in order to produce printed circuit board. Obtained materials were characterized by mechanical, electrical and physical-chemical characterization on flexure, thermogravimetric analysis (TGA), differential scanning calorimetry (DSC), scanning electron microscopy (SEM), electrical conductivity measurements at 4 points and analysis of texture. With the analysis of the results was possible to evaluate the availability of recycling of expanded polystyrene for application to printed circuit boards since the reproducibility and quality of the obtained material. The thermokinetically homogenized and injected material presented the adequate properties to the application / Mestre

Made available in DSpace on 2015-04-30T14:04:06Z (GMT). No. of bitstreams: 1 000467157-Texto+Completo-0.pdf: 3322264 bytes, checksum: 7b67b82c66b860b322146d2cec39c230 (MD5) Previous issue date: 2012 / Advances related to integrated circuit manufactring technologies push the complexity and the number of functionalities in electronic products. The literature points out that in 2015 behavioral design will demand 50% of the whole design effort, what indicates a major need for developing circuit design automation tools. Besides that, the design of current circuits employs the synchronous design paradigm prioritarily. However this design paradigma jointly with the increase of complexity imposes relevant restriction with regard to energy consumption and power dissipation design constraints. This works presents an alternative to some of the cited problems, proposing an environment for the generation and evaluation of intrachip networks. These networks allow interconnect processing modules operating at different operating frequencies, as well as help to guarantee the fulfillment of temporal restrictions temporais imposed by the traffic requirements of such modules. During the network generation step, the proposed environment allows selecting the network characteristiscs at design time, including individual router operating frequencies. Besides network generation, the environment also enables evaluating temporal contraints for several distinct traffic models, supporting the parameterized generation of traffic to exercise the network. This characteristic offer new alternatives to reduce the design effort of intrachip network for electronic systems still in the early phases of system specification. This occurs because the environment enables the visualization of the network behavior, demonstrating if this fulfills or not the expected requirements for some give traffic scenario. / Os avanços relacionados à tecnologia de fabricação de circuitos integrados impulsionam a complexidade e o número de funcionalidades dos produtos eletrônicos. A literatura aponta que até 2015 tarefas do nível comportamental ocuparão cerca de 50% do esforço de projeto, o que reforça a necessidade do desenvolvimento de ferramentas de automação e geração automática de circuitos. Além disso, o projeto de circuitos atuais faz uso prioritariamente do paradigma de projeto síncrono, que associado ao crescimento da complexidade dos mesmos impõe restrições importantes com relação ao consumo de energia e à dissipação de potência. Este trabalho apresenta uma solução alternativa a alguns dos problemas citados, pela proposta de um ambiente de geração e avaliação de redes intrachip. Tais redes permitem, além de conectar módulos de processamento que operem em diferentes frequências, ajudar a garantir o atendimento de restrições temporais impostas pelos requisitos de tráfego destes módulos. Durante a geração da rede, o ambiente permite em tempo de projetos selecionar características da mesma, tais como as frequências de operação dos roteadores, de forma individualizada. Além da geração da rede, o ambiente ainda habilita avaliar restrições temporais de diferentes modelos de tráfegos, dando suporte à geração parametrizada de tráfego para exercitar a rede. Esta característica oferece alternativas para reduzir o esforço do projeto dos sistemas eletrônicos ainda nas fases de especificação de requisitos do sistema. Isto ocorre por que o ambiente facilita a visualização do comportamento de um modelo de rede, demonstrando se o mesmo atende ou não a requisitos esperados para um cenário de tráfego.

Made available in DSpace on 2013-08-07T18:53:11Z (GMT). No. of bitstreams: 1 000412872-Texto+Completo-0.pdf: 5822459 bytes, checksum: 92433e5505b06d2b251a2d0c943d8652 (MD5) Previous issue date: 2009 / Nowadays, the major part of electronic devices uses synchronous circuits controlled by a global clock signal. This signal establishes the exact moment the data should be captured by the registers synchronizing the system's operations. Meanwhile, this type of circuits can cause a series of problems as for example, very high noise sensibility and electromagnetic emission degree that can a ect peripheral circuits. In this context, asynchronous circuits have been proposed as an interesting alternative able to provide circuits intrinsically more robust to noise. Though, asynchronous circuits are not used in large scale, due to their high design's complexity and furthermore to the lack of CAD tools able to deal with all design's steps and involves changing most of the designers' mentality. The proposed work aims at comparing the reliability of synchronous and asynchronous systems generated according to the desynchronization approach proposed in 2004. This technique represents a simple solution able to develop asynchronous circuits based on the synchronous circuit's design ow. It is important to note that the proposed approach can be implemented using commercial CAD tools. Finally, in order to evaluate the technique proposed in this work, various fault injection campaigns have been performed applying irradiated and conduced electromagnetic interference (EMI) according to IEC 62. 132-2 and IEC 61. 004-29 norms, respectively. Indeed, a test platform has been developed by the SiSC Laboratory of the Catholic University of Rio Grande do Sul. This platform is composed of a 6-layers SMD board containing several FPGAs and control logic, two di erent versions of the DLX microprocessor mapped on a FPGA and an application software loaded into the BRAM memory. The analysis of the obtained results demonstrates that the proposed technique is able to e ciently generate asynchronous circuits that are certainly more robust and reliable when exposed to EMI than the synchronous ones. / Atualmente, grande parte dos equipamentos eletrônicos utilizam circuitos síncronos que são controlados por um sinal de relógio (clock ) global. Este sinal estabelece o exato momento em que os registradores devem capturar os dados e assim, sincroniza as operações do sistema. Contudo, este tipo de circuito pode apresentar uma série de problemas como, por exemplo, grande sensibilidade ao ruído, além de apresentar altos índices de emissão eletromagnética e por conseguinte, afetar outros circuitos vizinhos com este tipo de ruído. Neste contexto, os circuitos assíncronos surgem como uma alternativa extremamente viável e interessante no que diz respeito ao projeto de sistemas intrinsicamente mais robustos ao ruído. Entretanto, o uso de circuitos assíncronos em larga escala é nitidamente limitado pela maior complexidade de projeto e principalmente pela inexistência de ferramentas CAD capazes de darem suporte a todas as fases de desenvolvimento dos mesmos e a necessidade de mudança de paradigmas por parte dos projetistas. Assim, o presente trabalho tem como principal objetivo comparar sistemas síncronos com assíncronos gerados a partir de uma dada técnica de dessincronização de forma a estabelecer a robustez associada a cada um dos circuitos. Esta técnica de dessincronização, desenvolvida em 2004 representa uma grande referência na área de projeto de circuitos assíncronos. Ela é baseada no uxo de projeto de circuitos síncronos e representa uma solução bastante simples, capaz de gerar circuitos assíncronos a partir de descrições síncronas. Além disso, esta técnica pode ser implementada através do uso de ferramentas de CAD convencionais já existentes no mercado. Finalmente, para validar a técnica de dessincronização acima mencionada, foram realizados vários experimentos de injeção de falhas através do uso de interferência eletromagn ética (EMI) irradiada e conduzida de acordo com as normas IEC 62. 132-2 e IEC 61. 004-29. A plataforma de ensaios utilizada foi projetada e desenvolvida pela equipe do Laboratório SiSC (Sistemas, Sinais e Computação) da PUCRS. Sobre esta plataforma, uma placa SMD com seis camadas contendo vários FPGAs e lógica de controle, duas versões distintas do processador (softcore) DLX foram mapeadas em FPGA e o programa aplicativo carregado em memória BRAM. A análise dos resultados obtidos durante os experimentos de injeção de falhas indica que a técnica proposta é capaz de gerar e cientemente circuitos assíncronos e que estes, quando expostos a EMI, são sem dúvida mais robustos do que os circuitos síncronos.

Made available in DSpace on 2013-08-07T18:53:43Z (GMT). No. of bitstreams: 1 000449105-Texto+Completo-0.pdf: 7344775 bytes, checksum: efab9f6581cb5bf05f96ab065382419a (MD5) Previous issue date: 2012 / Advances in Complementary Metal-Oxide Semiconductor (CMOS) technology have made possible the integration of millions of transistors into a small area, allowing the increase of circuits' density. In more detail, technology scaling caused the reduction of the transistors' delay, which has resulted in a signi cantly performance improvement of Integrated Circuits (ICs). Furthermore, the increase in the integration level of ICs allowed the development of ICs able to include an increasing number of functions, which in turn increased signi cantly their complexity. In parallel, the rapidly increasing need to store more information results in the fact that the Static Random Access Memory (SRAM) can occupy great part of the System-on-Chip (SoC) silicon area. This is con rmed by the SIA Roadmap which forecasts a memory density approaching 94% of the SoC area in about 10 years [1]. Consequently, memory has become the main responsible of the overall SoC area. However, the reduction of transistor size has introduced several reliability concerns that need to be a ronted by the adoption of di erent optimization techniques. In this context it is important to highlight the phenomenon known as Negative Bias Temperature Instability (NBTI), which a ects the reliability of the ICs along their lifes. Speci cally in the SRAMs NBTI causes degradation of the Static Noise Margim(SNM) which a ects the storage capacity of the memory cells. In this context, the main goal of this thesis is to specify, implement, validate and evaluate a hardware-based technique able to monitor the aging of SRAM cells in order to guarantee their reliability of during the lifetime. The proposed technique is based on an on-chip sensor capable of monitoring dynamic power consumption of the cells during write operations in order to compare them with the value set as default to a new cell. Finally, the proposed methodology has been functionally validated and its e ciency has been evaluated based on the analysis of its monitoring and detection capabilities and from the analysis of the introduced overheads as well as its immunity to the manufacturing process variation. / A miniaturização da tecnologia Complementary Metal-Oxide Semiconductor (CMOS) tornou possível a integração de milhões de transistores em um único Circuito Integrado (CI) aumentando assim, a densidade dos mesmos. Em mais detalhes, essa miniaturização resultou em signi cativos avanços tecnológicos devido fundamentalmente à diminuição do delay do transistor o que, por sua vez, acarretou no aumento da performance dos CIs devido ao aumento na freqüência de operação dos mesmos. Além disso, a aumento no nível de integração dos CIs possibilitou o desenvolvimento de CIs capazes de agregarem um número cada vez maior de funções aumentando signi cativamente a complexidade dos mesmos. Em paralelo, o rápido aumento na necessidade de armazenar um volume cada vez maior de informação resultou no fato de que Static Random Access Memories (SRAMs) ocupam hoje grande parte da área de silício de um System-on-Chip (SoC). A SIA Rodamap prevê que em 10 anos cerca 94% da área de um SoC será dedicada à memória [1]. Entretanto, essa miniaturização gerou vários problemas, relacionados à con abilidade, que devem ser afrontados através do uso de diferentes técnicas que visam à otimização de CIs. Neste contexto, é importante salientar o fenômeno conhecido com Negative Bias Temperature Instability (NBTI) que afeta a con abilidade do CI em longo prazo, ou seja, durante a sua vida útil. Especi camente em SRAMs o NBTI provoca a degradação da Static Noise Margim (SNM) o que, por sua vez afeta a capacidade de armazenamento das células de memória. Neste contexto, esta dissertação de mestrado tem como principal objetivo a especi cação, implementação, validação e avaliação de uma metodologia baseada em hardware para o monitoramento do nível de envelhecimento de células de SRAMs a m de garantir a con abilidade das mesmas durante a sua vida útil. A metodologia proposta consiste na inserção de um sensor capaz de monitorar o consumo de potência dinâmica das células durante as operações de escrita a m de compará-los com os valores de nidos como padrão para uma célula não envelhecida. Finalmente, a metodologia proposta será validada funcionalmente e sua e ciência será avaliada a partir da análise da sua capacidade de monitoramento e detecção bem como, a partir dos overheads de área, performance e imunidade a variabilidade do processo de fabricação.