Les demandes du marché sont toujours plus exigeantes dans le domaine de la micro- électronique. Les besoins en termes de fréquence de fonctionnement (> 10GHz) des dispositifs ainsi qu'en termes de puissance délivrée (> 1W/mm) sont en constante augmentation. De ce fait, on commence à atteindre les limites du matériau silicium. Ceci présente une grande opportunité pour les matériaux III-V, en particulier ceux à base de nitrure de gallium (GaN) qui offrent un très grand gap (3.4 eV) et une très bonne mobilité grâce au 2DEG (1500-2000 cm[indice supérieur 2]/V.s) [Touati, 2007]. Bien que ce soient les composants actifs (transistors) qui définissent les performances d'un circuit, les composants passifs doivent être correctement étudiés afin de ne pas nuire au reste du circuit. Le matériau de base étant fixé : le GaN, il est ici question de développer le procédé de fabrication des dits composants passifs. L'objectif est donc ici de déterminer et d'adapter les procédés de fabrication permettant d'obtenir des composants passifs fonctionnant à hautes fréquences (30-300GHz) dans l'optique de réaliser des circuits MMIC (Monolithic Microwave Integrated Circuit). La durée d'une seule maîtrise ne permettant pas d'étudier une technologie de fabrication dans son ensemble, nous nous focaliserons sur une série restreinte d'étapes de fabrication. Les dites étapes seront la fabrication et la caractérisation de résistances à base de NiCr (Nickel-Chrome), l'étude de la gravure de diélectriques (SiO2, Si3N4) ainsi que la réalisation et la caractérisation de capacités et d'inductances. Pour ce qui est des résultats attendus, la littérature montre qu'on est déjà capables de fabriquer des composants passifs fonctionnant au moins jusqu'à 40GHz. On peut noter par exemple, des capacités MIM (Métal Isolant Métal) allant de 0,5 à 10 pF, des inductances spirales allant de 0,25 à 12 nH, des résistances de plusieurs centaines d'Ohms ou encore des lignes de transmissions de différentes longueurs (quelques micromètres jusqu'à quelques millimètres) [Martin, 2007; Richard, 2009].

Le travail présenté dans ce mémoire se rapporte à la recherche de circuits équivàlents à constantes localisées pour représenter le comportement électrique des transformateurs. Il s'inscrit dans la continuité d'une longue étude, commencée en 1988 et menée en collaboration avec plusieurs industriels. Il généralise les travaux antérieurs et mène à la représentation des transformateurs multi-enroulements. Les méthodes générales de représentation et d'identification expérimentale des transformateurs multienroulements sont établies. Pour y parvenir, des repères généraux concernant le nombre d'impédances mesurables, le nombre de pôles et de zéros de ces impédances sont dégagés. Des notions nouvelles, telles que le transformateur de fuite et la modélisation progressive, sont introduites. Un modèle analytique est développé pour rendre compte des effets des courants induits (peau et proximité) dans les conducteurs. La représentation de ces effets par des constantes localisées, impossible à priori puisqu'ils mènent à des impédances proportionnelles à la racine carrée de la fréquence, est résolue. Tout ceci est validé expérimentalement et, en marge de ce travail, un banc destiné à caractériser le rayonnement magnétique des composants magnétiques est étudié et testé avec succès. L'intérêt du travail précédent est illustré par l'étude d'une alimentation à découpage industrielle. Il s'avère que les imperfections du transformateur à trois enroulements exploité par cette alimentation, bien représentées par le circuit équivalent, influent très fortement sur le dimensionnement des autres composants ainsi que sur les perturbations de mode commun du montage. Il est ainsi démontré qu'un modèle précis de transformateur est un élément clé pour concevoir des alimentations à découpage fiables et conformes aux normes de compatibilité électromagnétique en vigueur.

Ces travaux de doctorat portent sur la caractérisation, la modélisation et l'optimisation des performances électriques des réseaux d'interconnexions dans les empilements 3D de circuits intégrés. Dans un premier temps des outils de caractérisation ont été développés pour les briques élémentaires d'interconnexions spécifiques à l'intégration 3D : les interconnexions de redistribution (RDL), les interconnexions enfouies dans le BEOL, les vias traversant le silicium (TSV) et les piliers de cuivre (Cu-Pillar). Des modèles électriques équivalents sont proposés et validés sur une très large bande de fréquence (MHz-GHz) par modélisation électromagnétique. Une analyse des performances électriques des chaînes complètes d'interconnexions des empilements 3D de puces est ensuite effectuée. Les empilements " Face to Face ", " Face to Back " et par " Interposer " sont comparés en vue d'établir leurs performances respectives en terme de rapidité de transmission. Une étude est aussi réalisée sur les inductances 2D intégrées dans le BEOL et dont les performances électriques sont fortement impactées par le report des substrats de silicium. La dernière partie est consacrée à l'établissement de stratégies d'optimisation des performances des circuits 3D en vue de maximiser leur fréquence de fonctionnement, minimiser les retards de propagation et assurer l'intégrité des signaux (digramme de l'œil). Des réponses sont données aux concepteurs de circuits 3D quant aux meilleurs choix d'orientation des puces, de routage et de densité d'intégration. Ces résultats sont valorisés sur une application concrète de circuits 3D " mémoire sur processeur " (Wide I/O) pour lesquels les spécifications requises sur les débits (Gbp/s) restent un véritable challenge.

Notre travail vise à élaborer une solution efficace pour la découverte et la réutilisation des composants logiciels dans les environnements de développement existants et couramment utilisés. Nous proposons une ontologie pour décrire et découvrir des composants logiciels élémentaires. La description couvre à la fois les propriétés fonctionnelles et les propriétés non fonctionnelles des composants logiciels exprimées comme des paramètres de QoS. Notre processus de recherche est basé sur la fonction qui calcule la distance sémantique entre la signature d'un composant et la signature d'une requête donnée, réalisant ainsi une comparaison judicieuse. Nous employons également la notion de " subsumption " pour comparer l'entrée-sortie de la requête et des composants. Après sélection des composants adéquats, les propriétés non fonctionnelles sont employées comme un facteur distinctif pour raffiner le résultat de publication des composants résultats. Nous proposons une approche de découverte des composants composite si aucun composant élémentaire n'est trouvé, cette approche basée sur l'ontologie commune. Pour intégrer le composant résultat dans le projet en cours de développement, nous avons développé l'ontologie d'intégration et les deux services "input/output convertor" et "output Matching".

Ces travaux de thèse ont pour but l’évaluation et le développement de briques technologiques en silicium poreux répondant à la problématique de l’intégration monolithique 3D rattachée au concept du “more than Moore” : d’une part l’intégration sur silicium de composants passifs RF, d’autre part, la réalisation de chemins traversants d’interconnexion à fort facteur d’aspect par voie électrochimique. Dans un premier temps, différents substrats mixtes silicium / silicium poreux sont réalisés. Des inductances en cuivre, réalisées sur un substrat mésoporeux de 200 µm de profondeur et de porosité proche de 60%, atteignent des facteurs de qualité à 20 GHz jusqu’à 55% supérieurs à ceux mesurés sur silicium massif. Une perspective d’industrialisation de ce type d’application est à l’étude dans le cadre d’une thèse CIFRE. La gravure de matrices de pores à fort facteur d’aspect, bien qu’encore difficilement localisable en termes de qualité de périphérie, fait d’autre part l’objet de développements, notamment pour la fabrication de condensateurs à haute densité capacitive et de contacts d’interconnexions en cuivre. / Those thesis works deal with the evaluation and the development of porous silicon technological step in order to answer some of the monolithic integration challenges bring by the “more than Moore” problematic in microelectronics industry: on one hand, the integration on silicon of passive RF devices, on the other hand, realization by electrochemical etching of through silicon via. In a first time, several mixed porous silicon / silicon substrat are realized. Copper inductors, realized on 200 µm thick and 60% porosity mesoporous layer, show a quality factor superior to 55% to the one obtained on massive silicon. Industrialization perspectives are on the line via a CIFRE PhD convention. In a second time, several electrochemical etching process are evaluated. Among them, high aspect ratio macropore array etching, although poorly localizable, allows many perspectives: copper via and high density capacitor.

Aujourdhui, les énergies renouvelables deviennent progressivement des énergies à part entière qui rivalisent avec des énergies fossiles du point de vue coût et performance de production. Cependant, souvent leurs systèmes de conversion de lénergie en électricité souffre dun manque doptimisation qui en font encore des systèmes trop chers et présentant des déficiences importantes en rendement et en fiabilité. Pour cela, bien quil existe de plus en plus de travaux de recherches prouvant la viabilité de ce type de sources comme par exemple, lénergie photovoltaïque (PV) ou lénergie éolienne, beaucoup de réticentes existent pour installer ces systèmes à grande échelle autant en production de masse que chez des particuliers. A côté des autres laboratoires français, le LAAS-CNRS a choisi dapporter sa contribution sur la partie «Système» de la chaîne de conversion. En effet, du fait de lexistence de problèmes de non-optimisation électrique des systèmes et du manque déquipes de recherche sintéressant à ces axes, les points à résoudre se situaient alors autant sur la partie conversion électrique que thermique du générateur PV. Les premiers travaux entrepris se sont donc focalisés sur loptimisation de la partie conversion électrique. Pour cela, en sappuyant sur la création, le développement et lévolution constante du site de démonstration de 1kW crête PV entièrement instrumenté au sein même du LAAS, différentes architectures de conversion électriques dédiées au PV, ont été développées, notamment en collaboration avec lUniversité Rovira i Virgili de Tarragone (URV) et lUniversité Polytechnique Catalane de Barcelone (UPC). Très rapidement, nous nous sommes aperçus que, même si les systèmes PV faisaient des progrès considérables, ils ne pourraient à eux seuls représenter une source dénergie fiable. En effet, les variations de production étant fortement couplés aux données météorologiques, la production ne pouvait pas forcément être assurée lorsque lutilisation se n faisait sentir. Nous avons donc pensé à coupler les systèmes PV à dautres sources dénergie ainsi à travers des moyens de stockage. La maturité des études sur le photovoltaïque montre, quant à elle, de nouveaux débouchés, notamment sur les systèmes embarqués et les microsystèmes de très faibles puissances. Nous avons donc développé un nouvel axe de recherche depuis 2000 au sein du LAAS-CNRS sur les micro-sources et micro-convertisseurs intégrés dédiés aux microsystèmes. En effet, aujourdhui, les études menées sur loptimisation de convertisseurs statiques dénergie peuvent se généraliser à un certain nombre dapplications vis à vis de leur alimentation. Les objectifs sont de minimiser la taille et le volume tout en limitant les coûts de développement des nouveaux produits et en réduisant notamment les phases de prototypage réel. En effet, quel que soit le type dapplication visée (militaire, spatial, télécommunications, etc&), les nouvelles alimentations doivent être compactes, semi-intégrées ou bien, dans un futur proche, totalement intégrées. Pour cela, elles doivent être modélisables avec une grande précision, en vue doptimiser, dès leur conception, les contraintes de coût, de montée en fréquence et de puissance massique. En résumé, le but, dans les années futures, est datteindre de forts rendements de conversion sur les nouvelles alimentations devant avoir des tailles compatibles avec leurs applications, dans la droite ligne des travaux accomplis.

Les composants passifs hyperfréquences deviennent de plus en plus commercialisés et employés dans les systèmes de télécommunications. La croissance technologique et l'augmentation de la demande des nouvelles applications requièrent de meilleures performances et de moindres coûts. Dans les applications sans fil et notamment dans les modules " émission/réception ", les circulateurs sont utilisés pour l'émission et la réception des signaux simultanément à l'aide d'une seule antenne. Les couches magnétiques traditionnellement déposées et intégrées exigent une cristallisation à haute température ainsi que l'application d'un champ magnétique externe pour garder l'orientation des moments magnétiques. Cette orientation est cependant obtenue par des aimants lourds et volumineux. Devant ces limitations technologiques ainsi que la demande de miniaturisation, l'emploi de l'hexaferrite de baryum sous sa forme particulaire devrait permettre le développement de circulateurs auto-polarisés et miniaturisés à matériaux magnétiques composites. Les travaux présentés dans ce manuscrit ont pour objectif d'étudier et de réaliser un circulateur hyperfréquence à nano particules magnétiques orientées dans la bande 40-60 GHz. L'état de l'art expose les différentes topologies de circulateurs dont la topologie coplanaire est choisie pour notre application. L'étude analytique est basée sur les travaux de Bosma permettant de modéliser le circulateur triplaque. Les principales dimensions géométriques obtenues sont ensuite transposées vers la structure coplanaire en 3D à l'aide de l'outil de simulation HFSS. Devant les limitations de cet outil, différentes structures ont été étudiées et simulées numériquement pour présenter au mieux le matériau composite. Plusieurs séries de prototypes sont ensuite fabriquées à partir des structures optimisées en simulation numérique. Le matériau magnétique composite déposé a des épaisseurs de 40 et 100 μm. Les caractérisations hyperfréquences montrent la performance des dispositifs réalisés. Des pistes de recherche sont proposées pour l'amélioration des performances de nos prototypes.

L'objectif de cette thèse a été premièrement de réaliser des dispositifs passifs intégrés à base de lignes à onde lentes nommées S-CPW (pour " Slow-wave CoPlanar Waveguide ") aux fréquences millimétriques. Plusieurs technologies CMOS ou BiCMOS ont été utilisées: CMOS 65 nm et 28 nm ainsi que BiCMOS 55 nm. Deux baluns, le premier basé sur une topologie de rat-race et le second basé sur un diviseur de puissance de Wilkinson modifié, ainsi qu'un inverseur de phase, ont été réalisés et mesurés dans la technologie CMOS 65 nm. Les résultats expérimentaux obtenus se situent à l'état de l'art en termes de performances électriques. Un coupler hybride et un diviseur de puissance avec des sorties en phase sans isolation ont été conçus en technologie CMOS 28 nm. Les simulations montrent de très bonnes performances pour des dispositifs compacts. Les circuits sont en cours de fabrication et pourront très bientôt être caractérisés. Ensuite, une nouvelle topologie de diviseurs de puissance, avec sorties en phase et isolé a été développée, offrant une grande flexibilité et compacité en comparaison des diviseurs de puissance traditionnels. Cette topologie est parfaitement adaptée pour les technologies silicium. Comme preuve de concept, deux diviseurs de puissance avec des caractéristiques différentes ont été réalisés en technologie PCB microruban à la fréquence de 2.45 GHz. Un composent a été conçu à 60 GHz en technologie BiCMOS 55 nm utilisant des lignes S CPW. Les simulations prouvent que le dispositif est faibles pertes, adapté et isolé. Les circuits sont également en cours de fabrication. Enfin, deux topologies de " reflection type phase shifter " ont été développées, la première dans la bande RF et la seconde aux fréquences millimétrique. Pour la bande RF, le déphasage atteint plus de 360° avec une figure de mérite très élevée en comparaison avec l'état de l'art. En ce qui concerne le déphaseur dans la bande millimétrique, la simulation montre un déphasage de 341° avec également une figure de mérite élevée.

Ces travaux de doctorat portent sur la caractérisation, la modélisation et l'optimisation des performances électriques des réseaux d'interconnexions dans les empilements 3D de circuits intégrés. Dans un premier temps des outils de caractérisation ont été développés pour les briques élémentaires d'interconnexions spécifiques à l'intégration 3D : les interconnexions de redistribution (RDL), les interconnexions enfouies dans le BEOL, les vias traversant le silicium (TSV) et les piliers de cuivre (Cu-Pillar). Des modèles électriques équivalents sont proposés et validés sur une très large bande de fréquence (MHz-GHz) par modélisation électromagnétique. Une analyse des performances électriques des chaînes complètes d'interconnexions des empilements 3D de puces est ensuite effectuée. Les empilements « Face to Face », « Face to Back » et par « Interposer » sont comparés en vue d'établir leurs performances respectives en terme de rapidité de transmission. Une étude est aussi réalisée sur les inductances 2D intégrées dans le BEOL et dont les performances électriques sont fortement impactées par le report des substrats de silicium. La dernière partie est consacrée à l'établissement de stratégies d'optimisation des performances des circuits 3D en vue de maximiser leur fréquence de fonctionnement, minimiser les retards de propagation et assurer l'intégrité des signaux (digramme de l'œil). Des réponses sont données aux concepteurs de circuits 3D quant aux meilleurs choix d'orientation des puces, de routage et de densité d'intégration. Ces résultats sont valorisés sur une application concrète de circuits 3D « mémoire sur processeur » (Wide I/O) pour lesquels les spécifications requises sur les débits (Gbp/s) restent un véritable challenge. / This PhD work deals with characterization and electrical modeling of interconnection networks for 3D stacking of advanced integrated circuits. First, characterization tools have been developed for basic interconnect element specific of the 3D integration : ReDistribution Layer (RDL) interconnect, Back End Of Lines (BEOL) interconnect, Through Silicon Via (TSV) and Copper Pillar. Equivalent models are proposed and then validated on a broad band frequency (MHz-GHz) by electromagnetic modeling. An analysis of global electrical performances of interconnections networks is investigated for 3D wafer stacking. Face to Face, Face to Back and Interposer stacking are compared in order to establish their performances in term of data rate transmission. A study is also carried on 2D inductances integrated in the BEOL to find out which electrical performances are strongly impacted by the stacking of silicon substrate. The last part is dedicated to the optimization strategies of the 3D circuits performances in order to maximize their frequency bandwidth, to minimize the propagation delays and to insure the signal integrity (eye diagram). Answers are given to the 3D circuits designers for determining the best choices of chips orientation, routing and integration density. These results are valued on a concrete application of 3D circuits “memory on processor” (Wide I/O) where obtaining the required specifications on data rate (Gbyps) remain a real challenge.

L’utilisation des composants passifs a connu une importante croissance ces dernières décennies notamment dans le domaine de la téléphonie mobile, de l’électronique embarquée. Les travaux présentés dans cette thèse s’inscrivent dans un cadre de projet entre les laboratoires LT2C de l’UJM et Ampère de l’INSA de LYON. L’objectif visé par cette thèse est la modélisation des micro-transformateurs de signaux utilisés pour isoler les parties puissance (Driver IC) et commande (JFET ou MOSFET). Les points abordés dans cette thèse sont le choix des structures de transformateurs qui répondent aux exigences du projet, le développement d’un modèle de transformateur qui prend en compte notamment les pertes et l’évolution de la perméabilité du matériau magnétique et les différents couplages capacitifs. Des simulations à l’aide de HFSS ont été réalisées afin de réaliser le design des structures retenues et valider le modèle développé. Des étapes de fabrications compatibles avec celle de la microélectronique ont été utilisées pour fabriquer des prototypes à une couche et à deux couches de matériau magnétique avec différentes configurations. Une caractérisation haute fréquence (2MHz-200MHz) à l’aide de l’analyseur vectoriel de réseaux a été réalisée et enfin une étude comparative entre les résultats de simulation et les résultats de mesure fait l’objet d’une présentation / The use of passive components has known a significant increasing in the recent decades particularly in the area of mobile telephony, portable or embarked systems. The work presented in this thesis is a part of a project between the two laboratories: LT2C of UJM and AMPERE of INSA of Lyon. The purpose of this thesis is to find a model for signal micro-transformers used to isolate the power part (Driver IC) from the control part of the project (JFET or MOSFET). The essential parts of this thesis concern the choice of transformer structures that deal with the requirements of the project, the development of a transformer model that takes into account the losses and the permeability evolution of the magnetic material versus frequency and the different capacitive couplings. Numerous simulations using HFSS were performed in order to design the chosen structures and to validate the developed transformer model. Different steps compatible with the microelectronics manufacturing have been used to manufacture prototypes with a single magnetic layer and two magnetic layers for the different configurations. High frequency characterization (2MHz-200MHz) using the vector network analyzer was performed and finally a comparative study between the results of simulation and measurements has been the subject of a presentation