Orientador: Jose Antenor Pomilio / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-23T00:30:05Z (GMT). No. of bitstreams: 1 Bianchin_CarlosGabriel_M.pdf: 5944018 bytes, checksum: 1f26777ba13623dd869928f5c0257d2e (MD5) Previous issue date: 1997 / Resumo: Atualmente, os aparelhos eletro-eletrônicos de uso doméstico (iluminação e aquecimento) utilizam basicamente dois tipos de controle: liga-desliga e de fase. Tais controles podem fazer com que, na corrente drenada pelos aparelhos, sejam introduzidas harmônicas de baixa frequência com amplitudes acima dos limites estipulados pela norma IEC 1000-3-2, ou ainda produzam variação no nível de tensão de alimentação acima do estipulado pela norma IEC 1000-3-3. Este trabalho apresenta algumas possíveis soluções a estes problemas utilizando conversores abaixadores de tensão atuando como pré-reguladores de fator de potência. Feita a seleção das topologias, faz-se um estudo comparativo buscando a mais adequada para estas aplicações. São apresentados os esultados teóricos e experimentais / Abstract: Electronic household appliances (ilumination and heating) use basically two kinds of control: on-off and phase control. With phase control, the input current can present low frequency harmonics, with values above the limits determined by standard IEC 1000-3-2. On-off control can produce voltage fluctuations higher than the limits of standard IEC 1000-3-3. This work presents some possible solutions using voltage step-down converters running as power factor preregulator. It is done a selection of suitable topologies, and a comparative study in order to choose the most adequate topology for those aplications. Theorical and experimental results are presented. / Mestrado / Mestre em Engenharia Elétrica

Orientador: Rege Romeu Scarabucci / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas / Made available in DSpace on 2018-07-14T03:38:05Z (GMT). No. of bitstreams: 1 Bonatti_IvanilSebastiao_M.pdf: 2768481 bytes, checksum: b3be8bb99889ed29f2fe905ca9898ed0 (MD5) Previous issue date: 1975 / Resumo: O presente trabalho consta do projeto teórico decodificador D/A não linear para sistema MCP l(Modulação por Codificação de Pulsos) de 8 dígitos para 30 canais telefônicos. Apresenta-se inicialmente a idéia geral do decodificador a ser implementado e o esquema para realizar a curva compressão-expansão através da linearização por parte (13 segmentos), conforme recomendações da C.C.I.T.T. Desenvolve-se o projeto com todos os detalhes de circuito e apresenta-se as suas especificações. Através de simulação digital obtém-se as tolerâncias dos componentes. Finaliza-se este trabalho com a apresentação dos resultados experimentais e uma análise destes / Abstract: Not informed / Mestrado / Mestre em Ciências

Orientador: Alberto Martins Jorge / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas / Made available in DSpace on 2018-07-14T23:39:49Z (GMT). No. of bitstreams: 1 Dias_JoseAntonioSiqueira_D.pdf: 2350996 bytes, checksum: 9501666c0f18757af83a1af1a354e492 (MD5) Previous issue date: 1985 / Resumo: Neste trabalho apresetamos o projeto completo de um conversor D/A não-linear integrado (Lei A-128), em tecnologia I2L/Linear, que visa atender às especificações dos sistema de transmissão telefônica por modulação de código de pulsos (MCP). O projeto é dividido em duas etapas básicas: a primeira relativa ao projeto dos circuitos digitais I2L, e a segunda, a mais importante, relativa ao projeto dos circuitos analógicos de conversão D/A. A parte do projeto que envolve os circuitos analógicos é discutidas detalhadamente, procurando apresentar de forma clara as técnicas de projeto utilizadas. As avaliações do projeto, realizadas com montagens em "bread-board", usando "arrays" de transistores, mostraram um bom desempenho, indicando que uma versão em circuito integrado, deverá apresentar um desempenho, muito bom, atendendo facilmente as características necessárias ao conversor D/A do sistema MCP. / Abstract: The design of an integrated PCM non-linear D/A converter (A-128 law) in I2L/Linear technology is presented. The work has two main parts: one concerning the design of the I2L digital circuits and the second, which is also the most important, dedicated to the design and analysis of the analog circuits used in the D/A converter. The design of the analog circuits is discussed in details and all the desing techniques used are explainde carefully. The circuit was evaluated in bread-board form, using kit-parts and transistor arrays. The measured data show that the circuit has a good performance; it is expected than an integrated version of the circuit will have very good performance, meeting (or even exceeding) the specifications of the PCM D/A converter. / Doutorado / Doutor em Engenharia Elétrica

This dissertation describes the design and implementation of an emergency lighting system using Light Emitting Diodes (LED s). The system is composed by two integrated converters working as battery charger and LED s supplying. Power LED s were used, due to their high luminous flux and opening angle of 160°. System control and management are done through a microcontroller. The features of light emitting diodes are discussed in this work. The system is based on both Brazilian and international current emergency lighting systems standards, NBR10898, 1999 and IEEE Std 446, 1995, respectively / Esta dissertação descreve o projeto e implementação de um sistema de iluminação de emergência utilizando Diodos Emissores de Luz (LED s). O sistema é composto por dois conversores integrados que possuem as funções de recarga da bateria e acionamento dos LED s. Os LED s utilizados nesta proposta são os LED s de potência, que tem um fluxo luminoso superior aos demais, e apresenta um ângulo de abertura de aproximadamente 160º. O controle e supervisão do sistema são realizados através de um microcontrolador. As características dos diodos emissores de luz são analisadas neste trabalho. O sistema é baseado nas normas para sistema de Iluminação de emergência ABNT, NBR 10898, 1999, norma brasileira e IEEE Std 446, 1995, norma internacional

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2016. / Made available in DSpace on 2016-09-20T04:17:46Z (GMT). No. of bitstreams: 1 339518.pdf: 42073009 bytes, checksum: 765883a85e48d98988aa4073f6fda2f6 (MD5) Previous issue date: 2016 / Este trabalho apresenta o estudo da integração entre células a capacitor chaveado e células convencionais de comutação. Como resultado, obtêm-se duas células híbridas de comutação, as quais geram uma família de conversores CC-CC híbridos não isolados. Uma célula é denominada de célula passiva de comutação e a outra de célula ativa de comutação. Cada uma gera três conversores: um Buck, um Boost e um Buck-Boost. As duas células híbridas de comutação, juntas, geram seis conversores CC-CC não isolados, todos apresentados nesta Dissertação. Características de ganho no MCC e MCD (quando aplicável), ganho generalizado, análise por espaço de estados para obtenção dos valores médios das variáveis relevantes do circuito e expansão dessa análise com o objetivo de descrever os esforços de tensão e corrente dos componentes do estágio de potência foram realizados para todas as topologias estudadas. A fim de validar experimentalmente a teoria abordada, dois protótipos foram desenvolvidos, um para cada célula híbrida de comutação, cujo objetivo é a validação das seis topologias (três de cada célula de comutação) estudadas. Testes experimentais proporcionaram a validação do ganho estático de todas as topologias e, para a topologia Buck de cada célula (topologia utilizada para dimensionamento e construção dos protótipos), ensaios de eficiência e regulação também foram realizados para tensão de entrada de 600 V e potência nominal de 1 kW.<br> / Abstract: This work presents a study on the integration of switched capacitor cell sand a conventional commutation cell. As a result, two hybrid commutation cells are obtained, which generate a family of DC-DC non isolated hybrid converters. One cell is denominated passive commutation cell and the other one, active commutation cell. Each onegenerates three converters: a Buck, a Boost and a Buck-Boost type.Together, these two hybrid commutation cells generate six converters, all of them are presented in this dissertation. Characteristics of gain inCCM and DCM (if when applicable), generalized gain, steady state analysis to obtain the relevant steady values of the circuit and an expansion from this analysis with the objective of describe the voltage and current stresses on all power components were realized for all topologies. In order to experimentally evaluate the theory, two prototypes were developed, one for each hybrid commutation cell,whose goal is validate the six topologies (three of them from each commutation cell) studied. Experimental tests provided the static gainvalidation to all topologies and, for the Buck converter of each cell (topology used to develop the prototypes), efficiency and regulation tests are also reported for a 600 V of input voltage and 1 kW of ratedpower.

Orientador: Sigmar M. Deckmann / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-20T13:30:18Z (GMT). No. of bitstreams: 1 Rocha_JoaoPaulodeSousa_M.pdf: 4143675 bytes, checksum: 944647a173b0a0317fb45168f8789be4 (MD5) Previous issue date: 1995 / Resumo: O fenômeno de cintilação luminosa se caracteriza por variações de luminosidade na faixa de freqüências perceptível ao olho humano, causadas por flutuações na tensão da rede elétrica. Este trabalho descreve a transformação do processo analógico para medição de cintilação luminosa, internacionalmente recomendado, em um sistema digital. Os principais pontos considerados são: técnicas de filtragem digital e método de conversão de filtros, compromissos com a resolução do conversor AlD, minimização da freqüência de amostragem, processamento em tempo real e utilização da porta paralela padrão Centronics como via de comunicação com o microcomputador / Abstract: Flicker disturbance corresponds to the visual perception of luminance variations due to supply voltage fluctuations. This work describes the conversion of the analog methodology for flicker measurements, internationally recommended, into a digital processing device. The main points considered are: digital filtering techniques and filter conversion method, AlD resolution compromises, minimization of sampling frequency, real time calculation procedures and interfacing with microcomputer through a standard Centronics parallel interface / Mestrado / Mestre em Engenharia Elétrica

Orientador: Alberto Martins Jorge / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-20T19:46:22Z (GMT). No. of bitstreams: 1 Ito_Ricardo_M.pdf: 4384461 bytes, checksum: a02a22644dc6f83d21f50c2a598092ae (MD5) Previous issue date: 1995 / Resumo: Não informado / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador: Sigmar Maurer Deckmann / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-16T03:57:27Z (GMT). No. of bitstreams: 1 Rocco_Alexandre_M.pdf: 9444436 bytes, checksum: 79008eeeae8c911c708760bed4db8f8e (MD5) Previous issue date: 1988 / Resumo: Neste trabalho, o efeito de cintilação luminosa, resultado de sucessivos impactos sobre sistemas de energia elétrica que suprem cargas industriais variáveis e especiais, é analisado através das metodologias disponíveis para a pré determinação de tais efeitos, na fase de planejamento. Para a fase operacional do sistema, é considerada a utilização de uma metodologia padronizada a nível internacional para a medição do fenômeno. Para isso, foi implementado um protótipo de medidor e ensaiado através de testes específicos de laboratório e de campo, sendo os resultados discutidos nos capítulos finais / Abstract: Not informed. / Mestrado

La nueva generación de sistemas de comunicaciones digitales demanda conversores analógico-digital (ADC) de muy alta velocidad que sólo pueden ser realizados en base una arquitectura paralela de conversores temporalmente intercalados (TI-ADC). Un TI-ADC consiste en un arreglo de M ADC en paralelo que son coordinados por M fases de reloj. Como resultado, se obtiene una tasa de frecuencia de muestreo global (Fs) igual a M veces la tasa de muestreo individual de cada ADC. Sin embargo, debido a los desapareamientos entre los transistores dentro de los circuitos integrados, los canales de los TI-ADC pueden mostrar diferencias en sus diversos parámetros esenciales (por ej. desajustes de offset, ganancia y fases de muestreo). Estos desajustes pueden ser detectados y calibrados, sin embargo, el desajuste entre las fases de muestreo presenta un gran desafío en su detección y por ello representa un tema abierto de investigación. En esta Tesis se propone una nueva técnica para la detección y calibración del desajuste entre las fases de muestreo en TI-ADC para receptores digitales de fibra óptica de 40/100 Gb/s. Además, la técnica propuesta puede detectar y corregir el desapareamiento de tiempo de propagación (time-skew) entre los canales en cuadratura (I/Q) que se presenta en los receptores ópticos coherentes. Asimismo, el método de ajuste puede extenderse a otros tipos de receptores digitales que utilicen TI-ADC. La técnica propuesta se demuestra efectiva y simple ya que evita el agregado de circuitos adicionales y aprovecha la información disponible dentro del procesador digital de señales del receptor. Por otro lado, el otro aporte fundamental de la Tesis es la verificación y demostración experimental del método de calibración para TI-ADC. Para ello se diseñó un chip de TI-ADC de 2 GS/s y 6-bits que implementa 8 canales temporalmente intercalados y un total de 16 conversores de aproximaciones sucesivas asíncronicos. El diseño incorpora múltiples capacidades de calibración, incluyendo celdas de retardo programable que permiten controlar las fases del conversor. El chip se fabricó en una tecnología CMOS de 0.13μm, siendo este el primer chip en ser diseñado y enviado a fabricar desde la FCEFyNUniversidad Nacional de Córdoba. Se realizaron las mediciones del conversor y el resto de los bloques, demostrando una correcta operación según sus especificaciones de diseño. A partir de este conversor prototipo se desarrolló una plataforma de hardware y software dedicada que permitió emular un sistema de comunicaciones para la verificación de la propuesta de calibración. Finalmente la Tesis presenta diferentes ejemplos experimentales de calibración, demostrando que la técnica puede mitigar correctamente los efectos de los desajustes entre fases del conversor sobre el desempeño del receptor. / The new generation of digital communications systems demand for very high-speed analog-to-digital converters (ADC) that can be only realized with parallel architectures like time-interleaved ADC (TI-ADC). A TI-ADC includes an array of M parallel ADCs that are managed by M clock phases. As a result, the overall sampling rate (Fs) is M times the rate of each individual ADC. However, due to mismatch between transistors in integrated circuits, the channels of a TI-ADC may show differences in their essential parameters (eg. offset, gain and sampling phase mismatches). These mismatches can be detected and calibrated, however, the sampling phase mismatch detection presents a great challenge and therefore, it is an open research topic. This Thesis proposes a novel technique for detection and calibration of sampling phase mismatch in TI-ADC used for digital receivers. The technique is specially suitable for 40/100 Gb/s fiber optic receivers. However the technique can be extended to any other digital receiver that requires TI-ADC phase calibration. In addition, the proposed technique can detect and correct the time-skew error between quadrature (I/Q) channels that is typically found in optical coherent receivers. The technique proves to be effective and simple as it avoids additional circuitry and it takes advantage of the information available in the receiver digital signal processor. On the other hand, the other main contribution of this Thesis is the experimental demonstration and verification of TI-ADC calibration method. For this propose, a 2 GS/s and 6-bits TI-ADC was designed. The chip consists of 8 interleaved channels and 16 asynchronous successive approximations registers ADC. The design also includes multiple calibration capabilities, including programmable delay cells that can control each phase independently. The chip was fabricated in a 0.13μm CMOS technology process and it was the first chip to be designed and sent for manufacture from FCEFyN-Universidad Nacional de Córdoba. Measurements of prototype have demonstrated a correct operation according to its specifications. Then, based on the prototype TI-ADC and a dedicated hard-soft platform, a communications system could be emulated for experimental calibration proposes. At the end of the Thesis, several experimental calibrations examples are showed. With these measurements it can be demonstrated that the calibration method can successfully mitigate the sampling phase mismatch effects over the receiver.

Os elevados níveis de potência e desempenho solicitados pelas presentes e futuras aplicações de conversores estáticos de potência podem ser atingidos pela interconexão de unidades básicas menores (multiconversor). Com a utilização de uma estratégia de controle adequada consegue-se não apenas a potência total desejada e sua correta divisão entre as várias unidades básicas como também uma redução no conteúdo harmônico das correntes e tensões resultantes. Neste trabalho, algumas topologias de multiconversores monofásicos do tipo fonte de tensão são modeladas, analisadas e comparadas quanto às solicitações de corrente e tensão nos diversos componentes, e quanto ao espectro da corrente resultante. Desta discussão conclui-se que a \"Conexão em Paralelo de Conversores Sem Transformador\" (PCTL- parallel connection/transformerless) é viável, levando-se em conta as demais topologias e a tecnologia disponível em semicondutores de potência. A análise do modelo matemático e da matriz de controlabilidade do caso PCTL trifásico resulta em métodos de desacoplamento das entradas do multiconversor. Baseando-se nestes métodos, são propostas três estratégias de controle utilizando controladores de corrente monofásicos individuais. Dois deles utilizam PWM com portadora triangular, e o outro, um PWM por banda de tolerância. Para um dos casos, baseados em PWM a portadora triangular, propõe-se um processo de minimização de harmônicos de corrente, injetando-se à referência de cada modulador PWM um sinal de \"seqüência zero instantânea\", obtido a partir da solução de um problema de otimização. Para o caso baseado em banda de tolerância, conseguem-se satisfazer os critérios de desacoplamento pela sincronização e igual defasagem das funções de chaveamento dos diversos conversores via malhas PLL, e também pela injeção de uma corrente fictícia de \"seqüência zero instantânea\" às referências do controlador de corrente. Para os controladores propostos, discute-se a operação do PCTL durante a ocorrência de falhas ou manutenção. Apenas os conversores do tipo fonte de tensão são abordados neste trabalho. / The high power and performance levels required for the present and future power electronics converters can be achieved by connecting a set of smaller power units (multiconverter). By using appropriate control, not only perfect sharing of the power among the converters, but also harmonics reduction is obtained. This thesis presents, analyses and compares some multiconverter topologies, based on the values of the voltages and currents in the main components and in the spectra of the resulting current. As a result, the transformerless parallel connection of converters PCTL is shown to be a feasible solution, taking into account the existing power devices technology. The analysis of the three phase PCTL model and its controllability matrix suggests methods for decoupling the PCTL inputs. This results in two methods using carrier based current controller and one method using a \"tolerance band (TB)\" based controller. For the carrier based one, the injection of an optimized zero sequence reference voltage produces a reduction in the ripple of the individual currents. For the tolerance based one, the inputs coupling is reduced by the use of PLL synchronized PWM and by the injection of a \"fictitious zero sequence current in the TB controller. The operation of the PCTL under faults and maintenance condition is discussed. Only the voltage source converter is studied here.