In this dissertation, we study the partial and generic uniqueness of block term tensor decompositions in signal processing. We present several conditions for generic uniqueness of tensor decompositions of multilinear rank (1, L1, L1), ..., (1, LR, LR) terms. Our proof is based on algebraic geometric methods. Mathematical preliminaries for this dissertation are multilinear algebra, and classical algebraic geometry. In geometric language, we prove that the joins of relevant subspace varieties are not tangentially weakly defective. We also give conditions for partial uniqueness of block term tensor decompositions by proving that the joins of relevant subspace varieties are not defective. The main result is the following. For a tensor Y belong to the tensor product of three complex vector spaces of dimensions I, J, K, we assume that L1, L2, ..., LR is from small to large, K is bigger or equal to J, and J is strictly bigger than LR. If the dimension of ambient space is strictly less than IJK, then for general tensors among those admitting block term tensor decomposition, the block term tensor decomposition is partially unique under the condition that the binomial coefficient indexed by J and LR is bigger or equal to R, and I is bigger or equal to 2; it has infinitely many expressions under the condition IJK is strictly less than the sum from L_1^2 to L_R^2; it is essentially unique under any of the following there conditions: (i) I is bigger or equal to 2, J, K is bigger or equal to the sum from L1 to LR (ii) R is 2, I is bigger or equal to 2 (iii) I is bigger or equal to R, K is bigger or equal to the sum from L1 to LR, J is bigger or equal to 2LR, the binomial coefficient indexed by J and LR is bigger or equal to R.

Dans cette thèse, nous avons travaillé sur le problème de la mise œuvre des plans de contrôle dynamique au sein d'un environnement semi-conducteur multi-produits. Nous nous sommes focalisés sur le compromis entre le rendement et le temps de cycle, la réduction du nombre de contrôles sans valeur ajoutée, et l'optimisation de l'utilisation de la capacité de contrôle. Nous avons commencé par formaliser et généraliser le problème au travers d'une revue de la littérature. Ensuite, nous avons proposé trois principales solutions pour supporter l'implémentation industrielle des plans de contrôle dynamique. La première solution que nous avons proposée est basée sur un indicateur qui permet le traitement d'un très grand volume de données et l'évaluation de plusieurs types de risques avec une très faible consommation des ressources informatiques. La deuxième solution est basée sur des algorithmes d'échantillonnage intelligents que nous avons développés pour permettre le choix en dynamique des meilleurs produits ou lots à contrôler. Et la troisième solution est un programme linéaire mixte en nombres entiers que nous avons développé pour optimiser les paramètres clés qui sont utilisés dans les algorithmes d'échantillonnage dynamique.L'originalité des travaux de cette thèse se trouve dans l'industrialisation des différentes solutions que nous avons proposées. Toutes les solutions ont été validées industriellement et certaines solutions ont été étendues à d'autres sites de la compagnie. Plusieurs perspectives ont été identifiées et offrent ainsi de nombreuses pistes de recherche. / In this thesis, we have worked on the problem of implementing dynamic control plans in a high-mix semiconductor environment. We focused on the trade-off between yield and cycle time, the minimization of the number of controls without added value, and the optimization of the use of inspection capacity. We started our works by formalizing and generalizing the problem through a literature review. Then, we proposed three main solutions to industrially implement dynamic control plan policies. The first solution we proposed is based on an indicator that enables a very large amount of data to be handled and several risk types assessed with little CPU. The second solution is based on smart sampling algorithms we developed to enable the dynamic selection of the best products or lots to control in real time. And the third solution is a mixed-integer linear programming model we developed to optimize the key parameters that are used in the smart sampling algorithms.The originality of this thesis lies in the industrial implementation of the general solutions we proposed. All solutions have been industrially validated and some of the solutions have been extended to other sites of the company. Several perspectives have been highlighted and offer numerous avenues for further works.

Cette thèse est centrée autour des problèmes concernant les constructions causatives du français et du chinois, elle se veut une contribution empirique et théorique à l’étude formelle des systèmes verbaux du français et du chinois. Il sera montré que la défectivité en traits des têtes de phases joue un rôle important motivant la formation des constructions au sein de ces deux langues. Concernant la construction causative en faire du francais, nous allons utiliser l’interprétation de respectivement comme test pour justifier son statut bi-propositionnel? et l’examen des relations quantificationnelles va montrer que le vP causativisé dans le complément de faire constitue une phase défective, sélectionnée par une autre tête fonctionnelle phasale. De plus, la défectivité du vP causativisé et les traits-phi intégrés aux clitiques donnent lieu aux distributions des différents clitiques. A la différence de la construction causative du francais qui implique un TP défectif dans une structure bi-propositionnelle, les verbes causatifs du chinois sélectionnent directement un v*P phasal et il n’y a plus de projection fonctionnelle intervenante. Il sera montré que le chinois fait aussi la distinction entre les Temps fini et infinitif, bien qu’une telle distinction ne se manifeste pas sur les formes morphologiques des verbes. Cette thèse va aussi examiner la corrélation entre les verbes rang/jiao/gei, nous allons montrer que leurs fonctions causative et passive désignent différentes structures argumentales, et il n’y a pas de relation dérivationnelle entre ces deux structures argumentales de ces verbes. En ce qui concerne la perspective théorique, il sera montré qu’il y a quatre structures phasales possibles correspondantes à de différentes structures argumentales des verbes causatifs du francais et du chinois? et cette thèse va aussi explorer la pertinence de la condition d’impénétrabilité de phase et de la condition de minimalité par rapport aux différentes opérations de la syntaxe étroite. / This dissertation concentrates on the problems concerning the causative constructions in French and in Chinese, it constitutes empirical and theoretical contributions to the formal study of French and Chinese verbal systems. It will be shown that the feature defectivity of phasal heads plays a key role motivating the formation of constructions in the two languages. Concerning the causative construction of faire in French, we will use the interpretation of Respectively as test to justify its bi-clausal status; and the exploration of the quantificational relations will show that the causativized vP in the complement of faire determines a defective phase, selected by another phasal functional head. In addition, the defectivity of the causativized vP and the phi-features integrated in the clitics result in the distribution of different types of clitics. Different from the causative construction in French involving a defective TP in a bi-clausal structure, Chinese causative verbs sub-categorize directly a phasal causativized v*P, and there is no other intervening phasal projections. It will be shown that Chinese distinguishes finite and infinitive Tenses as well, even such a distinction may not be manifested on verb forms. Concerning the verbs rang/jiao/gei in Chinese, we will show that their causative and passive functions carry out the different argument structures; and there is no derivational relation between the two argument structures of these verbs. Concerning the theoretic perspective, it will be shown that there are four phasal structures corresponding to the different argument structures of the causative verbs in French and in Chinese. In addition, this thesis will also explore the performance of the phase impenetrability condition and of the minimality condition with respect on different operations of the narrow syntax.

"L’industrie nano repousse constamment les limites de la miniaturisation. Pour les systèmes CMOS à mémoires non-volatiles, des phénomènes qui étaient négligeables autrefois sont à présent incontournables et nécessitent des modèles de plus en plus complexes pour décrire, analyser et prédire le comportement électrique de ces dispositifs.Le but de cette thèse est de répondre aux besoins de l’industriel, afin d’optimiser au mieux les performances des produits avant et après les étapes de production. Cette étude propose des solutions, comme des méthodes de test innovantes pour des technologies telles que les mémoires non-volatiles EEPROM embarquées.La première méthode proposée, consiste à extraire la densité de pièges (NiT) générée, au cours du cyclage, dans l’oxyde tunnel de cellules EEPROM, à partir d’une Macro cellule de test reprenant toutes les caractéristiques d’un produit fini. Les résultats expérimentaux sont ensuite injectés dans un modèle analytique décrivant le phénomène de SILC (Stress Induced Leakage Current) qui est le principal effet issu de ces pièges. La densité de pièges en fonction du nombre de cycles est ensuite extraite par interpolation entre les courbes expérimentales et les courbes simulées par le modèleLa seconde méthode propose une étude de corrélation statistique entre le test traditionnel de mise en rétention et le test de stress électrique aux bornes de l’oxyde tunnel, proposant des temps d’exécution bien plus courts. Cette étude se base sur les populations de cellules défaillantes à l’issue des deux tests. C’est en comparant les distributions sur ces populations qu’une loi de corrélation apparaît sur la tendance comportementale des cellules." / The nano industry constantly extends the size limits, especially for CMOS devices with embedded non-volatile memories. Each size reduction step always induces new challenges caused by phenomenon which were previously negligible. As a result, more complex models are required to describe, analyze and predict as well as possible the electrical behaviors. The main goal of this thesis is to propose solutions to the industry in term of test, to optimize the performances before and after the whole process steps. Thus, this study proposes two innovative methodologies dedicated to embedded non-volatile EEPROM memories based devices.The first of them consists in to extract the post-cycling generated tunnel oxide traps density (NiT), directly from a macro cell. The experimental results are then used to be compared with an analytical model calculation which perfectly describes the Stress Induced Current phenomena (SILC). This electrical current directly comes from the generated traps inside the cells tunnel oxide. An interpolation is then done between the model and the experimental resulting curves, to extract the tunnel oxide traps density.The second study proposes a method of statistical correlation between the traditional retention test and testing of electrical stress across the tunnel oxide which has shorter execution time. This study is based on cell populations after failing both tests. By comparing the distributions of these populations a correlation law appears between the cells behavioral tendencies. Following this study the replacement of long retention tests by shorter electrical stress tests may be considered.