No description available.

In it´s first part, this presented master´s thesis focuses on the problematics of actions taking place in dielectric materials and phenomenons on the surface of real insulators placed in electric field. This research is followed by selection and rating of appropriate ceramic materials for the actual design of the metal – ceramic assembly. The greatest emphasis is given to design of the optimal configuration of the insulator and electrode, which is supported by simulations from the software that implements finite element method. Eventually, the high voltage tests of the assembly used for measuring leakage currents are performed.

No description available.

Der Graben-Gate-MOSFET ist eine herausragende Bauelementarchitektur unter den vertikalen Bauelementen auf GaN-Basis, die derzeit für die nächste Generation der Leistungselektronik untersucht werden. Ein niedriges Reststromniveau im Aus-Zustand bei hoher Drain-Spannung ist für vertikale Transistoren von großer Bedeutung, da es ein entscheidendes Merkmal für eine hohe Durchbruchspannung und Zuverlässigkeit der Bauelemente ist. Die Drain-Restströme im Aus-Zustand haben ihren Ursprung in verschiedenen Quellen im vertikalen Trench-Gate-MOSFET. Neben dem Trench-Gate-Modul können auch die Reststrompfade an der trockengeätzten Seitenwand des lateralen Kantenabschlusses erheblich zum Drain-Reststrom im Aus-Zustand beitragen. In diesem Bericht wird der Einfluss jedes relevanten Prozessschritts auf den Drain-Reststrom im Aus-Zustand anhand spezifischer Teststrukturen auf hochwertigem epitaktischem GaN-Material, welche den lateralen Kantenabschluss des MOSFETs nachbilden, untersucht. Die elektrische Charakterisierung zeigt die Empfindlichkeit des Reststroms gegenüber plasmabezogenen Prozessen. Es wird eine Technologie der Randterminierung vorgestellt, die zu einem niedrigen Reststrom führt und gleichzeitig dicke dielektrische Schichten aus plasma-unterstützter Abscheidung enthält, die für die Herstellung einer Feldplattenstruktur über dem Kantenabschluss vorgesehen sind. / The trench gate MOSFET represents a prominent device architecture among the GaN based vertical devices currently investigated for the next generation of power electronics. A low leakage current level in off-state under high drain bias is of great importance for vertical transistors since it is a crucial feature for high breakdown voltage and device reliability. The off-state drain leakage originates from different sources in the vertical trench gate MOSFET. Besides the trench gate module, the leakage paths at the dry-etched sidewall of the lateral edge termination can also significantly contribute to the off-state drain-current. In this report, the influence of each relevant process step on the drain leakage current in off-state is investigated utilizing specific test structures on high-quality GaN epitaxial material which mimic the lateral edge termination of the MOSFET. Electrical characterization reveals the sensitivity of the leakage current to plasma-related processes. A termination technology is presented that results in low leakage current while including thick dielectric layers from plasma-assisted deposition as intended for fabrication of a field plate structure over the edge termination.

No description available.

<p dir="ltr">Since the 1990s, the use of commercial off-the-shelf (COTS) microelectronics in extreme applications – such as military, aerospace, and space missions – has grown significantly. This shift was initially driven by cost savings and rapid technological advancements, a trend that accelerated in the 2000s due to increasing demand for electronics in harsh environments. Over the past decade, industries such as automotive (e.g., autonomous vehicles) and space (e.g., low-earth orbit/LEO satellite constellations) have also adopted COTS electronics. However, reliability concerns persist, especially in complex chip-package-board interactions under extreme conditions. Operating environments, which include high radiation, temperature fluctuations, and moisture, present significant challenges. New failure modes have emerged, such as increased leakage current, mass loss from volatile components, and corrosion.</p><p dir="ltr">This thesis offers a system-level, physics-based approach to reliability modeling. It examines the combined impact of heat, moisture, charge, and radiation transport (e.g., high energy protons) in integrated circuits (ICs), packaging, and boards. We provide a detailed analysis of ion transport and charge injection in a system involving epoxy polymers and metal contacts (typical of packaging) under extreme dry and wet conditions. Furthermore, this thesis explores the reliability of plastic packages in radiation-intense and space environments. A generalized model for predicting corrosion failures in self-heated ICs is developed, considering global environmental variations such as temperature and humidity. The work also proposes real-time age monitoring of COTS components for critical high-security applications. In summary, this thesis introduces innovative reliability strategies for modern microelectronic systems, providing a comprehensive general framework to predict failures in harsh environments.</p>

Quantenkaskadenlaser (QCLs) wurden vor gerade zwanzig Jahren erfunden und haben seitdem stetig im weltweiten Markt der optoelektronischen Bauelemente für den Infrarot an Bedeutung gewonnen. Anwendungsbeispiele für aktuelle und potenzielle Einsatzgebiete von QCLs sind photoakustische Spektroskopie, Umweltüberwachung, Simulation von heißen Körpern, und optische Freiraumdatenübertragung. Rekord optische Leistungen von 14 W und Leistungseffizienzen zwischen 15-35 % wurden bei mittelinfraroten QCLs für Betriebstemperaturen zwischen 80-300 K erreicht. Die weitere Verbesserung dieser Eigenschaften hängt nicht nur von Aspekten wie Wärmemanagement und Chip-Packaging ab, sondern auch von Verbesserungen im Laserdesign zwecks der Reduzierung des Ladungsträgerleckstroms. Dennoch sind die verschiedenen Mechanismen und Komponenten des Leckstroms in Quantenkaskadenlasern leider noch nicht gründlich untersucht worden. Die vorliegende Arbeit liefert a realistische Beschreibung der Ladungsträgertransports in QCLs. Wir beschreiben u.a. Leckströme vom Quantentopf- in höhere Zustände und diskutieren elastische und inelastische Streumechanismen von Ladungsträgern bei mittelinfraroten Quantenkaskadenlasern. Wir illustrieren außerdem die Notwendigkeit zur Berücksichtigung der Elektronentemperatur für eine vollständigere Analyse der Ladungsträgertransporteigenschaften von Quantenkaskadenlasern. Methoden zur experimentellen Ermittlung des temperaturabhängigen Leckstroms in Quantenkaskadenlasern werden präsentiert. Unser Ansatz liefert eine Methode zur effektiven Analyse von der QCL-Leistung und Vereinfacht die Optimierung von QCL aktive Regionen. / Two decades after their invention in 1994, quantum-cascade lasers (QCLs) become increasingly important in the global infrared optoelectronics market. Photoacoustic spectroscopy, environment monitoring, hot object simulation, and free-space communication systems are selected examples of the current and potential applications of QCLs. Record optical powers as large as 14 W and power-conversion efficiencies ranging between 15-35 % have been reported for MIR QCLs for temperatures 80-300 K. Further improvement of these characteristics depends not only of aspects as heat management and chip-packaging, but also on improving the active-region design to reduce several leakage channels of charge carriers. However, mechanisms through which leakage of charge carriers affects QCLs performance have not been thoroughly researched. A better understanding of the several (non-radiative) scattering mechanisms involved in carrier transport in QCLs is needed to design new structures and optimize their performance. This work provides a realistic description of charge carriers transport in QCLs. We discuss in particular carrier leakage from QCL quantum-well confined states into higher and lower states. The two main mechanisms for non-radiative intersubband scattering in MIR QCLs are electron-longitudinal-optical-phonon scattering and interface roughness-induced scattering. We present methods for the experimental determination of the leakage current in QCLs at and above laser threshold, which allowed us to estimate the sheet distributions of conduction band states and better understand the impact of temperature activated leakage on QCLs characteristics. We found that even at temperatures low enough to neglect ELO scattering, carriers leakage due to IFR becomes significant for devices operating at high electron temperatures. Altogether, this approach offers a straightforward method to analyze and troubleshoot new QCL active region designs and optimize their performance.

Les transistors ayant un faible niveau de bruit à basse fréquence, une faible puissance de dissipation et fonctionnant à basse température (≤ 4.2 K) sont actuellement inexistants alors qu’ils sont très demandés pour la réalisation de préamplificateurs à installer au plus près des détecteurs ou des dispositifs à la température de quelques dizaines de mK, dans le domaine de l’astrophysique, de la physique mésoscopique et de l’électronique spatiale. Une recherche menée depuis de nombreuses années au LPN vise à réaliser une nouvelle génération de HEMTs (High Electron Mobility Transistors) cryogéniques à haute performance pour répondre à ces demandes. Cette thèse, dans le cadre d’une collaboration entre le CNRS/LPN et le CEA/IRFU, a pour but la réalisation de préamplificateurs cryogéniques pour des microcalorimètres à 50 mK.Les travaux de cette thèse consistent en des caractérisations systématiques des paramètres électriques et des bruits des HEMTs (fabriqués au LPN) à basse température. En se basant sur les résultats expérimentaux, l’une des sources de bruit à basse fréquence dans les HEMTs a pu être identifiée, c’est-à-dire la part du courant tunnel séquentiel dans le courant de fuite de grille. Grâce à ce résultat, les hétérostructures ont été optimisées pour minimiser le courant de fuite de grille ainsi que le niveau de bruit à basse fréquence. Au cours de cette thèse, différentes méthodes spécifiques ont été développées pour mesurer de très faibles valeurs de courant de fuite de grille, les capacités du transistor et le bruit 1/f du transistor avec une très haute impédance d’entrée. Deux relations expérimentales ont été observées, l’une sur le bruit 1/f et l’autre sur le bruit blanc dans ces HEMTs à 4.2 K. Des avancées notables ont été réalisées, à titre d’indication, les HEMTs avec une capacité de grille de 92 pF et une consommation de 100 µW peuvent atteindre un niveau de bruit en tension de 6.3 nV/√Hz à 1 Hz, un niveau de bruit blanc de 0.2 nV/√Hz et un niveau de bruit en courant de 50 aA/√Hz à 10 Hz. Enfin, une série de 400 HEMTs, qui répondent pleinement aux spécifications demandées pour la réalisation de préamplificateurs au CEA/IRFU, a été réalisée. Les résultats de cette thèse constitueront une base solide pour une meilleure compréhension du bruit 1/f et du bruit blanc dans les HEMTs cryogéniques afin de les améliorer pour les diverses applications envisagées. / Transistors with low noise level at low frequency, low-power dissipation and operating at low temperature (≤ 4.2 K) are currently non-existent, however, they are widely required for realizing cryogenic preamplifiers which can be installed close to sensors or devices at a temperature of few tens of mK, in astrophysics, mesoscopic physics and space electronics. Research conducted over many years at LPN aims to a new generation of high-performance cryogenic HEMTs (High Electron Mobility Transistors) to meet these needs. This thesis, through the collaboration between the CNRS/LPN and the CEA/IRFU, aims for the realization of cryogenic preamplifiers for microcalorimeters at 50 mK.The work of this thesis consists of systematic characterizations of electrical and noise parameters of the HEMTs (fabricated at LPN) at low temperatures. Based on the experimental results, one of the low-frequency-noise sources in the HEMTs has been identified, i.e., the sequential tunneling part in the gate leakage current. Thanks to this result, heterostructures have been optimized to minimize the gate leakage current and the low frequency noise. During this thesis, specific methods have been developed to measure very low-gate-leakage-current values, transistor’s capacitances and the 1/f noise with a very high input impedance. Two experimental relationships have been observed, one for the 1/f noise and other for the white noise in these HEMTs at 4.2 K. Significant advances have been made, for information, the HEMTs with a gate capacitance of 92 pF and a consumption of 100 µW can reach a noise voltage of 6.3 nV/√ Hz at 1 Hz, a white noise voltage of 0.2 nV/√ Hz, and a noise current of 50 aA/√Hz at 10 Hz. Finally, a series of 400 HEMTs has been realized which fully meet the specifications required for realizing preamplifiers at CEA/IRFU. The results of this thesis will provide a solid base for a better understanding of 1/f noise and white noise in cryogenic HEMTs with the objective to improve them for various considered applications.

Dans les années 2000, les composants de puissance en carbure de silicium (SiC) font leur apparition sur le marché industriel offrant d'excellentes performances. Elles se traduisent par de meilleurs rendements et des fréquences de découpage plus élevées, entrainant une réduction significative du volume et de la masse des convertisseurs de puissance. Le SiC présente de plus un potentiel important de fonctionnement en haute température (>200°C) et permet donc d'envisager de placer l'électronique dans des environnements très contraints jusqu'alors inaccessibles. Pourtant les parts de marche du SiC restent limitées dans l'industrie vis à vis du manque de retour d'expérience concernant la fiabilité de ces technologies relativement nouvelles. Cette question reste aujourd'hui sans réponse et c'est avec cet objectif qu'a été menée cette étude axée sur le vieillissement et l'analyse des mécanismes de dégradation sur des composants de puissance SiC pour des applications haute température. Les tests de vieillissement ont été réalisés sur des transistors MOSFET SiC car ces composants attirent les industriels grâce à leur simplicité de commande et leur sécurité "normalement bloqué" (Normally-OFF). Néanmoins, la fiabilité de l'oxyde de grille est le paramètre limitant de cette structure. C'est pourquoi l'étude de la dérive de la tension de seuil a été mesurée avec une explication du phénomène d'instabilité du VTH. Les résultats ont montré qu'avec l'amélioration des procédés de fabrication, l'oxyde du MOSFET est robuste même pour des températures élevées (jusqu'à 300°C) atteintes grâce à un packaging approprié. Les durées de vie moyennes ont été extraites grâce à un banc de vieillissement accéléré développé pour cette étude. Des analyses macroscopiques ont été réalisées afin d'observer l'évolution des paramètres électriques en fonction du temps. Des études microscopiques sont conduites dans l'objectif d'associer l'évolution des caractéristiques électriques par rapport aux dégradations physiques internes à la puce. Pour notre véhicule de test, la défaillance se traduit par un emballement du courant de grille en régime statique et par l'apparition de fissures dans le poly-Silicium de la grille. Pour finir, une étude de comparaison avec des nouveaux transistors MOSFET a été réalisée. Ainsi l'analogie entre ces composants s'est portée sur des performances statiques, dynamiques, dérivé de la tension de seuil et sur la durée de vie moyenne dans le test de vieillissement. Le fil rouge de ces travaux de recherche est une analyse des mécanismes de dégradation avec une méthodologie rigoureuse permettant la réalisation d'une étude de fiabilité. Ces travaux peuvent servir de base pour toutes analyses d'anticipation de défaillances avec une estimation de la durée de vie extrapolée aux températures de l'application visée / Since 2000, Silicon Carbide (SiC) power devices have been available on the market offering tremendous performances. This leads to really high efficiency power systems, and allows achieving significative improvements in terms of volume and weight, i.e. a better integration. Moreover, SiC devices could be used at high temperature (>200°C). However, the SiCmarket share is limited by the lack of reliability studies. This problem has yet to be solved and this is the objective of this study : aging and failure mechanisms on power devices for high temperature applications. Aging tests have been realized on SiC MOSFETs. Due to its simple drive requirement and the advantage of safe normally-Off operation, SiCMOSFET is becoming a very promising device. However, the gate oxide remains one of the major weakness of this device. Thus, in this study, the threshold voltage shift has been measured and its instability has been explained. Results demonstrate good lifetime and stable operation regarding the threshold voltage below a 300°C temperature reached using a suitable packaging. Understanding SiC MOSFET reliability issues under realistic switching conditions remains a challenge that requires investigations. A specific aging test has been developed to monitor the electrical parameters of the device. This allows to estimate the health state and predict the remaining lifetime.Moreover, the defects in the failed device have been observed by using FIB and SEM imagery. The gate leakage current appears to reflect the state of health of the component with a runaway just before the failure. This hypothesis has been validated with micrographs showing cracks in the gate. Eventually, a comparative study has been realized with the new generations of SiCMOSFET

A new high-k dielectric material, i.e., zirconium-doped tantalum oxide (Zr-doped TaOx), in the form of a sputter-deposited thin film with a thickness range of 5-100 nm, has been studied. Important applications of this new dielectric material include the gate dielectric layer for the next generation metal-oxide-semiconductor field effect transistor (MOSFET). Due to the aggressive device scaling in ultra-large-scale integrated circuitry (ULSI), the ultra-thin conventional gate oxide (SiO2) is unacceptable for many practical reasons. By replacing the SiO2 layer with a high dielectric constant material (high-k), many of the problems can be solved. In this study, a novel high-k dielectric thin film, i.e., TaOx doped with Zr, was deposited and studied. The film’s electrical, chemical, and structural properties were investigated experimentally. The Zr dopant concentration and the thermal treatment condition were studied with respect to gas composition, pressure, temperature, and annealing time. Interface layer formation and properties were studied with or without an inserted thin tantalum nitride (TaNx) layer. The gate electrode material influence on the dielectric properties was also investigated. Four types of gate materials, i.e., aluminum (Al), molybdenum (Mo), molybdenum nitride (MoN), and tungsten nitride (WN), were used in this study. The films were analyzed with ESCA, XRD, SIMS, and TEM. Films were made into MOS capacitors and characterized using I-V and C-V curves. Many promising results were obtained using this kind of high-k film. It is potentially applicable to future MOS devices.