• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 3
  • 1
  • Tagged with
  • 4
  • 4
  • 2
  • 2
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

Computabilidad y máquina de Turing

Salinas Molina, Miguel Angel January 2011 (has links)
La presente investigación evalúa el concepto de computabilidad en la teoría de Alan Turing, justificándose por la existencia de opiniones divergentes entre diversos académicos, expresadas alrededor del significado de la tesis de Church-Turing, que trata a la función recursiva como equivalente al procedimiento efectivo. En la actualidad, operamos computadoras conectadas a la Internet, resultando habitual relacionar como computabilidad lo que se puede hacer en una computadora. Muy pocas veces asociamos a la computadora con la ejecución de un cálculo aritmético, tal vez porque disponemos de las máquinas calculadoras. En un sentido amplio, utilizamos la palabra computable como sinónimo de la obtención de un resultado utilizando una computadora. Cuando mencionamos cálculos, no sólo significa operaciones numéricas, también corresponde a operar símbolos, como ocurre cuando entendemos los elementos que nos rodean, los percibimos como fenómenos, incluso nos percatamos del ánimo de las personas y las interpretamos, aunque no siempre acertemos sobre los estados de ánimo.
2

Particionamento de máquinas de estado finito síncronas com controle assíncrono visando redução do consumo de potência

Luiz Sérgio Ferreira 18 December 2012 (has links)
Sabendo que os sistemas digitais modernos têm evoluído rapidamente nas últimas décadas e que tal fato levou á sistemas mais rápidos, com grande capacidade de memória, e cada vez menores e mais leves, um dos maiores problemas enfrentados neste processo de evolução é a busca por projetos que consumam baixa potência. Este trabalho apresenta o resultado de um estudo que visa reduzir a potência dissipada em sistemas digitais, aplicando para isso a técnica do Particionamento da Máquina de Estado Finito. Para tanto, utiliza-se de um software desenvolvido especificamente para este fim e que utiliza o cálculo da probabilidade de transição de estados, associado ao emprego de um algoritmo de busca de solução com base no algoritmo Genético. Resultados mostram que, através da utilização da ferramenta apresentada, e dependendo do número de partições realizadas, consegue-se uma redução de consumo de potência na ordem de 50% para algumas Máquinas de Estado Finito, sendo que em alguns casos este valor pode ser superado, demonstrando assim sua eficácia no projeto de sistemas digitais.
3

Síntese de controladores síncronos com redução da atividade do relógio.

Leonardo Romano 28 July 2010 (has links)
Os projetistas de sistemas digitais por várias décadas se preocupavam somente com redução de área e aumento de desempenho ligado ao tempo de ciclo. Devido a alta integração da tecnologia VLSI onde a elevada dissipação de potência é prejudicial, a alta demanda por eletrônica móvel e também o aumento do custo de energia. Os projetistas dos sistemas digitais síncronos contemporâneos começaram a se preocupar com a potência consumida em seus projetos. Nas duas ultimas décadas, diferentes técnicas foram propostas para redução da potência consumida nas várias etapas do projeto digital. Na etapa de síntese lógica, duas técnicas voltadas para máquinas de estado finito (MEF) modelo Moore (controladores síncronos) tiveram resultados interessantes. Na primeira, o relógio é inibido quando a MEF encontra uma auto-transição. E a segunda, implementa MEF com flip-flops que operam nas duas bordas do relógio (double-edge triggered - DET-FF). Elementos de memória DET-FF não estão disponíveis em bibliotecas básicas standard cell e não são usados nas macro-células dos dispositivos programáveis. Projetos propostos de DET-FF ocupam maior área e consomem maior energia, quando comparados com os flip-flops convencionais (single-edge triggered - SET-FF). Esta tese propõe um método de assinalamento de estados e uma arquitetura alvo para MEF modelo Moore que inibe o relógio nas auto-transições e opera nas duas bordas do sinal de relógio. Permitindo a MEF operar com a metade da freqüência, mas potencialmente com o mesmo tempo de latência. O algoritmo de assinalamento de estado proposto particiona as variáveis de estado possibilitando somente o uso de elementos de memória SET-FF. Foi desenvolvida uma ferramenta de síntese que incorpora as propostas da arquitetura alvo e do algoritmo de assinalamento de estados. Ela foi aplicada em um conjunto de vinte benchmarks onde se constatou uma penalidade em área de 4 % de 7,04% em portas e uma redução de 27,05% em potência consumida.
4

Indução finita, deduções e máquina de Turing / Finite induction, deductions and Turing machine

Almeida, João Paulo da Cruz [UNESP] 29 June 2017 (has links)
Submitted by JOÃO PAULO DA CRUZ ALMEIDA (joaopauloalmeida2010@gmail.com) on 2017-09-26T16:20:50Z No. of bitstreams: 1 Minha Dissertação.pdf: 1021011 bytes, checksum: 1717c0a1baae32699bdf06c781a9ed31 (MD5) / Approved for entry into archive by Monique Sasaki (sayumi_sasaki@hotmail.com) on 2017-09-28T12:58:50Z (GMT) No. of bitstreams: 1 almeida_jpc_me_sjrp.pdf: 1021011 bytes, checksum: 1717c0a1baae32699bdf06c781a9ed31 (MD5) / Made available in DSpace on 2017-09-28T12:58:50Z (GMT). No. of bitstreams: 1 almeida_jpc_me_sjrp.pdf: 1021011 bytes, checksum: 1717c0a1baae32699bdf06c781a9ed31 (MD5) Previous issue date: 2017-06-29 / Este trabalho apresenta uma proposta relacionada ao ensino e prática do pensamento dedutivo formal em Matemática. São apresentados no âmbito do conjunto dos números Naturais três temas essencialmente interligados: indução/boa ordem, dedução e esquemas de computação representados pela máquina teórica de Turing. Os três temas se amalgamam na teoria lógica de dedução e tangem os fundamentos da Matemática, sua própria indecidibilidade e extensões / limites de tudo que pode ser deduzido utilizando a lógica de Aristóteles, caminho tão profundamente utilizado nos trabalhos de Gödel, Church, Turing, Robinson e outros. São apresentadas inúmeros esquemas de dedução referentes às “fórmulas” e Teoremas que permeiam o ensino fundamental e básico, com uma linguagem apropriada visando treinar os alunos (e professores) para um enfoque mais próprio pertinente à Matemática. / This work deals with the teaching and practice of formal deductive thinking in Mathematics. Three essentially interconnected themes are presented within the set of Natural Numbers: induction, deduction and computation schemes represented by the Turing theoretical machine. The three themes are put together into the logical theory of deduction and touch upon the foundations of Mathematics, its own undecidability and the extent / limits of what can be deduced by using Aristotle's logic, that is the subject in the works of Gödel, Church, Turing, Robinson, and others. There are a large number of deduction schemes referring to the "formulas" and Theorems that are usual subjects in elementary and basic degrees of the educational field, with an appropriate language in order to train students (and teachers) for a more pertinent approach to Mathematics.

Page generated in 0.0764 seconds