Pour réduire le coût des Circuits Intégrés (CIs), les entreprises de conception se tournent de plus en plus vers des fonderies basées dans des pays à faible coût de production (outsourcing). Cela a pour effet d’augmenter les menaces sur les circuits. En effet, pendant la fabrication,le CI peut être altéré avec l’insertion d’un circuit malicieux, appelé cheval de Troie Matériel (CTM). Ceci amène les vendeurs de CI à protéger leurs produits d’une potentielle insertion d’un CTM, mais également, d’en assurer l’authenticité après fabrication (pendant la phase de test).Cependant, les CTMs étant furtifs par nature, il est très difficile, voire impossible de les détecter avec les méthodes de test conventionnel, et encore moins avec des vecteurs de test aléatoires. C’est pourquoi nous proposons dans le cadre de cette thèse, des méthodes permettant de détecter et de prévenir l’insertion de CTM dans les CIs pendant leur fabrication.Ces méthodes utilisent des approches orientées test logique pour la détection de CTM aussi bien en phase de test (après fabrication du CI) qu’en fonctionnement normal (run-time).De plus, nous proposons des méthodes de prévention qui elles aussi s’appuient sur des principes de test logique pour rendre difficile, voire impossible l’insertion de CTM aussi bien au niveau netlist qu’au niveau layout. / In order to reduce the production costs of integrated circuits (ICs), outsourcing the fabrication process has become a major trend in the Integrated Circuits (ICs) industry. As an inevitable unwanted side effect, this outsourcing business model increases threats to hardware products. This process raises the issue of un-trusted foundries in which, circuit descriptions can be manipulated with the aim to possibly insert malicious circuitry or alterations, referred to as Hardware Trojan Horses (HTHs). This motivates semiconductor industries and researchers to study and investigate solutions for detecting during testing and prevent during fabrication, HTH insertion.However, considering the stealthy nature of HTs, it is quite impossible to detect them with conventional testing or even with random patterns. This motivates us to make some contributions in this thesis by proposing solutions to detect and prevent HTH after fabrication (during testing).The proposed methods help to detect HTH as well during testing as during normal mode(run-time), and they are logic testing based.Furthermore, we propose prevention methods, which are also logic testing based, in order tomake harder or quasi impossible the insertion of HTH both in netlist and layout levels.

Dans cette thèse, Nous présentons différents aspects d'attaques physiques sur les implémentations cryptographiques de l'algorithme de chiffrement AES, ainsi qu'une étude sur les contre-mesures possibles. La première méthode d'injection utilisée est basée sur la violation temps de setup. Nous avons démontré pour la première fois que cette méthode globale permet l'injection de fautes exploitables dans les circuits cryptographiques ASIC et FPGA . On a également réalisé une attaque locale sur un microprocesseur ATmega128 en utilisant un laser. Nous présentons aussi dans cette thèse, une nouvelle approche pour contré les attaque en fautes basé sur la résilience. La résilience n'impose aucune destruction des secrets dans le cas d'une attaque en faute. Dans une implémentation protégée par résilience, quand une faute est injecté avec succès mais n'a pas de conséquence dans le calcul, le circuit ne présente aucune réaction par contre si le circuit est protégé par un système de détection arrête automatiquement le calcul même si la faute n'a pas d'effet. Dans une implémentation résilience même si la faute est injectée lors du calcul l'attaquant ne peut pas exploiter le résultat a fin d'exécuter une attaque DFA. Plusieurs méthodes concrètes pour mettre en oeuvre la résilience pour les chiffrements symétriques sont proposées, parmi lesquelles un mode aléatoire de fonctionnement qui convient pour des cartes à puce a faible coût. Nous proposons d'utiliser les logiques DPL comme méthode de protection. Ces logiques protègent simultanément contre les attaques par observation et par perturbation, et sont moins coûteux que la détection basée sur les codes.

La robotique mobile est un domaine en plein essor. L'un des domaines de recherche consiste à permettre à un robot de cartographier son environnement tout en se localisant dans l'espace. Les techniques couramment employées de SLAM (Simultaneous Localization And Mapping) restent généralement coûteuses en termes de puissance de calcul. La tendance actuelle vers la miniaturisation des systèmes impose de restreindre les ressources embarquées. L'ensemble de ces constatations nous ont guidés vers l'intégration d'algorithmes de SLAM sur des architectures adéquates dédiées pour l'embarqué.Les premiers travaux ont consisté à définir une architecture permettant à un robot mobile de se localiser. Cette architecture doit respecter certaines contraintes, notamment celle du temps réel, des dimensions réduites et de la faible consommation énergétique.L'implantation optimisée d'un algorithme (EKF-SLAM), en utilisant au mieux les spécificités architecturales du système (capacités des processeurs, implantation multi-cœurs, calcul vectoriel ou parallélisation sur architecture hétérogène), a permis de démontrer la possibilité de concevoir des systèmes embarqués pour les applications SLAM dans un contexte d'adéquation algorithme architecture. Une seconde approche a été explorée ayant pour objectif la définition d'un système à base d'une architecture reconfigurable (à base de FPGA) permettant la conception d'une architecture fortement parallèle dédiée au SLAM. L'architecture définie a été évaluée en utilisant une méthodologie HIL (Hardware in the Loop).Les principaux algorithmes de SLAM sont conçus autour de la théorie des probabilités, ils ne garantissent en aucun cas les résultats de localisation. Un algorithme de SLAM basé sur la théorie ensembliste a été défini garantissant l'ensemble des résultats obtenus. Plusieurs améliorations algorithmiques sont ensuite proposées. Une comparaison avec les algorithmes probabilistes a mis en avant la robustesse de l'approche ensembliste.Ces travaux de thèse mettent en avant deux contributions principales. La première consiste à affirmer l'importance d'une conception algorithme-architecture pour résoudre la problématique du SLAM. La seconde est la définition d'une méthode ensembliste permettant de garantir les résultats de localisation et de cartographie.

Ce travail a pour objectif de préciser le cadre chrono-culturel du Néolithique récent de l'Ouest de la France, sujet original. La mosaïque d'entités culturelles définie sur la base des seuls lots céramiques a, jusqu'à présent, largement obscurci notre compréhension de la société. Cette vision, somme toute réductrice, devait être actualisée et complétée en profitant des découvertes récentes, souvent inédites. Le sujet englobe le Néolithique récent, de 3800 à 2900/2800 avant J.-C. L'aire d'étude s'étend de la Bretagne méridionale au sud de la Vendée, jusqu'au Centre-Ouest de la France. L'approche originale repose sur l'étude typo-technologique de la culture matérielle (productions lithiques et céramiques) complétée par des analyses physico-chimiques (pétrographie, spectrométrie RAMAN, chimie organique). Le projet peut paraitre ambitieux puisqu'il embrasse productions matérielles, implantations humaines, contextes funéraires, échanges et diffusions, soit la totalité des données accessibles. Parmi les différents thèmes abordés dans cette synthèse, celui de l'habitat et les notions de pérennité / temporalité des implantations humaines est nouveau pour la période et le secteur d'étude. La mobilité du groupe et des individus est ainsi envisagée à travers les contextes et la culture matérielle. A cette occasion, l'importance des espaces maritimes et fluviaux dans l'organisation du territoire est reconsidérée, puisqu'ils constituent des axes de circulation privilégiés. Les pratiques funéraires et les constructions mégalithiques associées, représentatives de la société, assoient le discours. Au terme de ce travail, un phasage scindant la période en trois temps à l'image des rythmes différents offerts par les productions lithiques et céramiques est proposé.

Les progrès des technologies de la micro-électronique ont permis d'embarquer des circuits numériques dans des objets multiples et divers (téléphones, GPS, automobiles, etc.) dont ils ont enrichi les fonctionnalités et amélioré les performances à moindre coût. Conjointement, l'essor rapide et constant de ces applications a amené des contraintes de conception sans précédent (contraintes de coût, de performance, de consommation, etc.). Dans ce contexte, l'émergence des architectures reconfigurables à grain épais a ouvert la voie à de nouveaux compromis entre performances et flexibilité. À ce jour, la mise en oeuvre des mécanismes de reconfiguration matérielle a principalement concerné les aspects calculatoires de ces architectures. Or, les applications embarquées (multimédia) manipulent des volumes de données croissants, engendrant une sollicitation intensive des ressources de mémorisation. En outre, l'hétérogénéité et l'évolutivité des traitements induits ne permet plus d'envisager l'élaboration de solutions de stockage dédiées dans un objectif de performance et de maîtrise de la consommation. Aussi, dans le cadre de cette thèse, nous avons développé le modèle RTL, valide et fonctionnel, d'une architecture reconfigurable que nous avons nommé MOREA (acronyme de Memory-Oriented Reconfigurable Embedded Architecture) et dont la structure mémoire est flexible. Celle-ci est organisée en un pavage de tuiles de traitement et de stockage qui supportent les processus d'une application. Au sein d'une tuile, les tâches du processus sont exécutées par quatre clusters qui intègrent des ressources mémoire et de calcul. Ces clusters communiquent entre eux et avec une mémoire de tuile, contenant les données partagées par les tâches du processus, grâce à une interconnexion flexible de type crossbar. Dès lors, cette structure permet de minimiser les mouvements de données au sein de MOREA et notamment le nombre d'accès mémoire et donc d'en atténuer l'impact sur la puissance de calcul et la dissipation énergétique du système. De plus, les gains obtenus sont maximisés grâce à une unité de génération d'adresses programmable dont l'architecture a été définie en fonction des caractéristiques des applications de traitement du signal et de l'image. Celle-ci intègre notamment un accélérateur matériel pour la génération de séquences d'adresses régulières. Cette architecture permet dès lors, comparativement à une solution programmable classique, d'améliorer significativement les performances de l'unité de génération d'adresses, d'un facteur 6 en terme de Millions d'Adresses générées Par Seconde (MAPS), tout en réduisant drastiquement sa consommation d'énergie de 96%.

Cette thèse s'intéresse aux architectures contenant des FPGAs reconfigurables dynamiquement et partiellement. Dans ces architectures, la complexité et la difficulté de portage des applications sont principalement dues aux connections étroites entre la gestion de la reconfiguration et le calcul lui-même. Nous proposons 1) un nouveau niveau d'abstraction, appelé gestionnaire de composants matériels (HCM) et 2) un mécanisme de communication scalable (SCM), qui permettent une séparation claire entre l'allocation d'une fonction matérielle et la procédure de reconfiguration. Cela réduit l'impact de la gestion de la reconfiguration dynamique sur le code de l'application, ce qui simplifie grandement l'utilisation des plateformes FPGA. Les application utilisant le HCM et le SCM peuvent aussi être portées de manière transparentes à des systèmes multi-FPGA et/ou multi-utilisateurs. L'implémentation de cette couche HCM et du mécanisme SCM sur des plateformes réalistes de prototypage virtuel démontre leur capacité à faciliter la gestion du FPGA tout en préservant les performances d'une gestion manuelle, et en garantissant la protection des fonctions matérielles. L'implémentation du HCM et du mécanisme SCM ainsi que leur environnement de simulation sont open-source dans l'espoir d'une réutilisation par la communauté.

Cette thèse traite de la préservation de l'intégrité des systèmes d'exploitation courants. L'objectif est de répondre aux menaces actuelles et futures que représentent les logiciels malveillants qui s'implantent dans le noyau de ces systèmes (comme les rootkits "noyau") ou du moins en altèrent l'intégrité (comme les rootkits "hyperviseur"). La première partie de ce document se focalise sur ces logiciels malveillants. Tout d'abord, les attaques logiques sur les systèmes informatiques sont présentées dans leur globalité. Ensuite est proposée une classification des actions malveillantes qui provoquent la perte de l'intégrité d'un noyau. Enfin, les résultats d'une étude sur les rootkits "noyau" sont donnés et la création d'un rootkit original est expliquée. La seconde partie s'intéresse à la protection des noyaux. Après une description de l'état de l'art, une approche originale est proposée, fondée sur le concept de préservation de contraintes. En premier lieu, les éléments essentiels sur lesquels reposent un noyau sont identifiés et les contraintes sur ces éléments, nécessaires à un fonctionnement correct du noyau, sont exposées. Un hyperviseur léger (Hytux) a été conçu pour empêcher la violation de ces contraintes en interceptant certaines des actions du noyau. Sa mise en oeuvre est décrite pour un noyau Linux 64 bits sur architecture x86 qui dispose des technologies Intel VT-x et VT-d.

Cette thèse présente quelques avancées sur la représentation efficace de l'apparence matérielle dans une simulation de l'éclairage. Nous présentons deux contributions : un algorithme pratique de simulation interactive pour rendre la réflectance mesurée avec une géométrie dynamique en utilisant une analyse fréquentielle du transport de l'énergie lumineuse et le shading hiérarchique et sur-échantillonnage dans un contexte deferred shading, et une nouvelle fonction de distribution pour le modèle de BRDF de Cook-Torrance. Dans la première partie, nous présentons une analyse fréquentielle de transport de l'éclairage en temps réel. La bande passante et la variance sont fonction de l'éclairage incident, de la distance parcourue par la lumière, de la BRDF et de la texture, et de la configuration de la géométrie (la courbure). Nous utilisons ces informations pour sous-échantillonner l'image en utilisant un nombre adaptatif d'échantillons. Nous calculons l'éclairage de façon hiérarchique, en un seul passage. Notre algorithme est implémenté dans un cadre de deferred shading, et fonctionne avec des fonctions de réflectance quelconques, y compris mesurées. Nous proposons deux extensions : pré-convolution de l'éclairage incident pour plus d'efficacité, et anti-aliasing utilisant l'information de fréquence. Dans la deuxième partie, nous nous intéressons aux fonction de réflectance a base de micro-facette, comme le modèle de Cook-Torrance. En nous basant sur les réflectances mesurées, nous proposons une nouvelle distribution des micro-facettes. Cette distribution, Shifted Gamma Distribution, s'adapte aux donnée avec plus de précision. Nous montrons également comment calculer la fonction d'ombrage et de masquage pour cette distribution. Dans un deuxième temps, nous observons que pour certains matériaux, le coefficient de Fresnel ne suit pas l'approximation de Schlick. Nous proposons une généralisation de cette approximation qui correspond mieux aux données mesurées. Nous proposons par ailleurs une nouvelle technique d'optimisation, canal par canal, en deux étapes. Notre modèle est plus précis que les modèles existants, du diffus au spéculaire.

L'épanouissement économique des manufactures de céramiques françaises tout au long du XIXe siècle et au début du XXe siècle est propice à la revalorisation des valeurs industrielles au sein des arts décoratifs. Les industriels s’appliquent à fournir des produits de qualité à moindre coût, à toutes les classes, grâce aux améliorations techniques et à l'abaissement des coûts des techniques décoratives. À partir des années 1860, les productions japonisantes participant à ce phénomène se diffusent dans les intérieurs bourgeois et entrent dans un cadre plus général : celui des productions céramiques reproduites à grande échelle, mises en œuvre par des fabriques à Paris et en province tout au long de la période concernée, y compris durant l'entre deux-guerres. En privilégiant dans un même mouvement collectif tel style, telle forme et tel décor, les différents milieux fournissaient aux fabricants et aux créateurs de modèles une direction à suivre dans la production du japonisme en céramique. Les artistes industriels ont dès lors cherché à surmonter la fracture entre art d'élite et goût populaire. Ces nouveaux objets peu coûteux devaient correspondre à des critères esthétiques et pratiques très hétérogènes. La stratégie commerciale des manufactures de céramiques et des centres de distribution a de fait été façonnée en conséquence. Le bibelot en céramique, facilement manipulable, illustre par ailleurs les représentations d’un pays imaginé et appréhendé de manière collective grâce aux expositions, au cinéma, au théâtre et à la littérature. Ces images contribuent à l’émergence d’une culture populaire urbaine dont le caractère commercial est assumé ; en ce sens, cette céramique fait partie de l’univers du « kitsch » en tant que communication de masse utilisée par la classe moyenne. / The economic growth of manufacturing earthenware and porcelain in the province triggered a flourishing industrial standard in the decorative arts. The Beautiful and Industry are the two new values inseparable, celebrated by the production of French ceramics until the end of the first half of the twentieth century. Manufacturers want to provide quality products at lower costs to all classes. Improvements in ceramic materials and technical casting, as well as lowering the cost of decorative techniques, have encouraged the opening up the hierarchy of decorative arts. These new technical processes took part in the improvement of living conditions of the bourgeoisie and smaller classes. Japanese style productions were large-scale diffused in bourgeois interiors since 1860’s. These works fall into a broader context: the large-scale pottery production, implemented by factories in Paris and the provinces throughout the period, including during the interwar period. Industrialization brings to market products that must seek the attention of all classes. These inexpensive items had to correspond to aesthetic and practical heterogeneous criterion. By focusing on the same style as collective motion, such as shape and decoration, the different environments provided producers a direction to follow in models making. Business strategy of manufacturing has been designed accordingly. The ceramics “curio”, easy to handle, illustrates the representations of an imagined and apprehended country in a collective way thanks to exhibitions, movies, plays and literature. These representations contribute to the emergence of an urban popular culture whose commercial character is clearly assumed. This ceramics is part of the universe of “kitsch” as mass communications used by the middle class.

De nombreuses applications imposent des contraintes de sécurité élevées (notamment au sens confidentialité et intégrité des informations manipulées). Ma thèse s'intéresse à l'accélération matérielle du système de cryptographie asymétrique basé sur les courbes elliptiques (ECC). L'environnement des systèmes visés étant rarement maîtrisé, je prends en compte l'existence potentielle d'attaquants avec un accès physique au circuit.C’est dans ce contexte qu’un crypto-processeur très flexible, compatible aussi bien avec des cibles ASIC que FPGA, a été développé. Dans le but de choisir des protections contre les attaques dites matérielles (analyse de consommation, génération de fautes, etc.), j’évalue la sécurité vis-à-vis des attaques par canaux cachés et le coût de la contre-mesure basée sur l'unification des opérations élémentaires sur des courbes elliptiques. En montant une nouvelle attaque contre un circuit mettant en œuvre des courbes quartiques de Jacobi, je montre qu’il est possible de détecter la réutilisation d’opérandes. Des expérimentations réelles m’ont permis de retrouver le secret en exploitant seulement quelques traces de puissance consommée. Je présente aussi une nouvelle protection permettant de choisir un compromis entre le niveau de sécurité, les performances et le coût. Elle est basée sur une accélération par fenêtrage aléatoire et l'utilisation optimisée d'opérations fictives. / Many applications require achieving high security level (confidentiality or integrity). My thesis is about hardware acceleration of asymmetric cryptography based on elliptic curves (ECC). These systems are rarely in a controlled environment. With this in mind, I consider potential attackers with physical access to the cryptographic device.In this context, a very flexible crypto-processor was developed that can be implemented as an ASIC or on FPGAs. To choose protections against physical attacks (power consumption analysis, fault injection, etc), I evaluate the security against side-channel attacks and the cost of the counter-measure based on operation unification. By mounting a new attack against a chip using Jacobi quartic curves, I show that re-using operands is detectable. By exploiting only some power consumption traces, I manage to recover the secret. I present also a new counter-measure allowing finding a compromise between security level, performances, and overheads. It uses random windows to accelerate computation, mixed to an optimized usage of dummy operations.