Après un rappel du contexte dans lequel ce travail de recherche a été conduit, le 1er chapitre présente les caractéristiques communes aux convertisseurs analogiques numériques (ADC) avec leurs figures de mérites. Un état de l’art exhaustif sur les ADC réalisés et plus particulièrement avec le nœud technologique CMOS 1 180 nm y est présenté. Ce travail préliminaire permet de donner un aperçu du défi relevé. Les architectures multi-étapes à échantillonnage analogique ont été éliminées de l’étude du fait des limitations de la technologie pour les contraintes de performances de l’ADC. Le chapitre 2 présente plus en détail les différentes implémentations possibles d’une famille d’ADC à échantillonnage numérique, les flash. Le portage de l’architecture TIQ est détaillé dans ce chapitre. Le chapitre 3 détaille l’étude et le portage en CMOS 180 nm des ADC à échantillonnage numérique à repliement de signal. Cette première partie conclut par le choix de l’architecture flash. La conception des briques de bases de l’ADC flash est détaillée dans les chapitres constituant la partie II du document. Le chapitre 4 est dédié à l’étude et au portage en CMOS 180 nm des étages de comparateurs latchés responsables de l’échantillonnage à 2 GHz de l’ADC flash. La non linéarité ramenée en entrée de l’architecture retenue ayant défini les contraintes sur l’étage de pré-amplification, celui ci est présenté dans le chapitre 5. Le chapitre 5, présente les différentes charges actives étudiées pour l’étage de pré-amplification. Le passage en différentiel passif avec le comparateur full différentiel et l’architecture retenue y sont détaillés. La technique du QV et son portage sur l’architecture de préamplificateur retenu sont présentés. Le décodeur thermométrique 2 binaire est présenté dans le chapitre 6. Deux implémentations de cette logique de décodage sont étudiées et portées. L’une est réalisée à partir d’un code de description matériel (VHDL) et la synthèse de cellules numériques en logique CMOS pull-up pull-down 3 . L’autre est réalisé à partir de multiplexeurs 1 bit et des flip flop à verrou en logique Pass gates complémentaire. Le chapitre 7 présente les limitations et l’implémentation de l’interpolation avec l’emploi des pré-amplificateurs et du comparateur latché retenus. L’étude de l’insertion de paires de suiveurs en drain commun, nécessaire à la polarisation des étages de pré-amplification y est présentée. Enfin, les analyses de tirage de Monte Carlo en mismatch 4 des résistances comme échelle de références sont comparées pour différents dimensionnements et topologies. Le synoptique global de l’ADC est présenté avec les cellules et techniques retenues. L’approche bottom-up incontournable pour la conception de circuits analogiques ou full custom présentée dans cette deuxième partie conclut sur le choix de concevoir un ASIC de preuve de concept. Ce dernier contient ainsi les briques de bases ayant une valeur ajoutée et potentiellement critiques pour la conversion de signaux. L’approche Top-down pour la conception est ainsi détaillée dans la 3e partie en partant du synoptique global de l’ASIC de preuve de concept envoyé en fonderie de circuit multi projet BuBlC1. contenant les cellules critiques à tester. La conception front-end de l’ASIC BuBlC1 avec notamment l’arbre d’horloge et les pads d’entrées sorties est présentée dans le chapitre 8. La phase de back-end avec les layouts des cellules retenues dans la partie II ainsi que leur intégration dans des ensembles (clusters) est présentée dans le chapitre 9 avec le padring et l’intégration finale des macro-ensembles (Cores analogiques et numériques). / After a a brief recall of the context this research work have been carried, the 1st chapter present the common analog to digital converters (ADC) characteristics with their figures of merit (FoM). A relevant state of the art on realized ADC architectures is presented. A particular emphasis has been done on 180 nm CMOS process node. This preliminary work gives a pertinent overview of the faced challenge. Multi step analog sampling architectures have been avoided from the study because of the transistors limited frequency performances. Chapter 2 presents the different implementations of the Flash digital sampling ADC family architecture. The TIQ architecture embedding in the 180 nm CMOS process are detailed in this chapter. Chapter 3 details the study and the design of an other digital sampling ADC family architecture on 180 nm CMOS process i.e. the signal folding architecture. This 1st part of the document conclude with the choice of the Flash ADC architecture. The building bloc design for this ADC are detailed in the following chapters constituting the part II. Chapter 4 is dedicated to the study and the design on 180 nm CMOS process of the latch comparator responsible of the 2 GHz sampling constraint of the overall ADC. As the retained comparator architecture input refereed non linearity defined the gain constraints of the preamplifier stage, the preamplifier is presented in the next chapter. Chapter 5 present the different characteristics and techniques of the quantifier stage. The comparator preamplifier stage with its different actives loads, its passive full differential transposition and the retained architecture are detailed. The QV technique and its embedding in the retained preamplifier architecture are presented. The thermometric 1 to binary encoder tree is presented in chapter 6. Two implementations of this encoding are studied and design on the Front-End (FE) level. The 1st one is a pipelined Wallace tree realized with a register transfer level (RTL) code on VHDL hardware description language. The synthesis flow on CMOS pull-up pull-down 2 combinatorial logic and rising edge flip flops are used for this architecture. The other architecture is designed using 1 bits multiplexers combinatorial pipelined with pass gated D latches with a full custom schematic implementation. Chapter 7 presents the limitations and the embedding of the interpolation with the retained preamplifier and comparator latch. The study of common drain source follower (CDSF) pairs insertion, mandatory for the biasing of the preamplifier input stage to reach the 8 bits resolution is studied with details. Finally, Monte Carlo sampling mismatch 3 analysis on the resistor references are studied by comparing different topologies and sizing. The overall ADC synoptic is presented with the retained cells and techniques. The bottom-up design approach, mandatory for analog and full-custom design, exposed in this 2nd part conclude on the choice to design a proof of concept ASIC (BuBlC1) including all the critical piece of circuits of the overall ADC with added value and potentially critical for signal conversion. The top-down approach for this ASIC design is detailed in the IIIrd part with the overall ASIC synoptic of the BuBlC1 ASIC sent to multi project wafer (MPW) foundry run integrating all the critical cells.The FE design of this ASIC with its clock tree and its input/output PAD are presented in chapter 8. The Back-End design with the retained cells layout in part II with the cells integration in clusters are presented in chapter 9 with the pad-ring and final integration in digital and analog macro-cells cores.

Ce travail constitue une contribution à l’étude de la synergie entre le vieillissement accéléré et l’évolution de la robustesse aux évènements singuliers pour les technologies MOS avancées. Ce manuscrit expose le travail fait autour de la Caractérisations des mécanismes de dégradation NBTI, HCI, TDDB et Electromigration sur les structures de tests conçues dans le véhicule de test NANOSPACE en technologie CMOS LP 65 nm. Il décrit aussi l’évaluation de la robustesse face aux évènements singuliers après un vieillissement de type NBTI sur les chaines de portes logiques (inverseurs, NOR, bascules D). Cette dernière partie nous a permis de démontrer que le vieillissement de type NBTI améliore la robustesse face aux SET dans ce cas d’étude. / This work is a contribution to the study of the synergy between accelerated aging and the evolution of robustness to single event effects for advanced MOS technologies.This manuscript describes the work done around the characterization of degradation mechanisms NBTI, HCI, TDDB and Electromigration on test structures designed in the NANOSPACE test vehicle on CMOS 65 nm Low Power technology. It also describes the evaluation of the robustness to Single Events Effects after NBTI aging on chains of logic gates (inverters, NOR, D flip-flops). This last part allows to show that the NBTI aging improves the robustness to SET in this case of study.

Pour des applications médicales ou en histoire de l'art, un système compact de production de rayonnement X monochromatique à haut flux par effet Compton nécessite de disposer d’une source laser impulsionnelle de forte puissance moyenne avec des durées de quelques picosecondes. Pour atteindre un haut flux de rayonnement X, le laser devra être injecté dans une cavité Fabry-Perot de haute finesse afin d’atteindre les puissances laser moyennes requises. Par conséquent, le laser devra avoir une bonne qualité de mode et de faibles bruits. Afin d’atteindre ces objectifs, nous avons étudié la réalisation d’oscillateurs à blocage de modes passif délivrant des puissances moyennes de plus de 10 W avec des impulsions d’une durée entre 10 et 20 ps. Au cours de ce travail, deux oscillateurs de haute puissance moyenne ont été conçus et réalisés : l’un à pompage radial avec Nd:YAG comme milieu de gain et l’autre à pompage longitudinal avec comme milieu de gain Nd:YVO4. Le développement du second oscillateur a donné lieu à une étude expérimentale de la réduction de la durée des impulsions qui nous permet d’ajuster la durée entre 46 ps et 12 ps en régime de blocage de modes passif. Les résultats expérimentaux ont été expliqués à l’aide d’une simulation numérique et une solution analytique a été trouvée pour prédire la durée des impulsions. Enfin, une étude des caractéristiques des bruits de l’oscillateur Nd:YVO4 a été réalisée. Ces mesures ont permis de mettre en évidence qu’un oscillateur de forte puissance moyenne a les capacités pour être aussi peu bruyant que des oscillateurs de faible puissance et à faibles bruits. En résumé nous avons développé un oscillateur puissant (20W), à une longueur d’onde de 1064 nm, avec des durées d’impulsions courtes (15 ps), une bonne qualité de faisceau (M2<1,2) et de faibles bruits (gigue temporelle <1,2 ps RMS 100Hz-1MHz non asservi). Par conséquent, notre oscillateur puissant est un excellent candidat pour faire partie de la machine compacte de rayonnement X monochromatique et à haut flux. / For medical or cultural heritage applications, a compact, monochromatic, Compton x-ray source system needs a powerful, few picosecond laser source. To obtain high-x-ray-flux, the laser should be coupled to a high-finesse Fabry-Perot cavity to reach the required laser power. Therefore, the laser should have a good beam quality and low noises. In order to reach theses requirements, we have studied passive mode-locking oscillators delivering more than 10 W average power and between 10 and 20 ps pulse duration.Two high-power oscillators have been designed and implemented: a side-pumped Nd:YAG and an end-pumped Nd:YVO4 oscillator. With the second oscillator, we have studied the experimental reduction of pulse duration. We obtained a decrease from 46 ps to 12 ps in the continuous-wave mode-locked regime. Those experimental results have been explained by a numerical simulation and furthermore, we have developed an analytical solution to predict the pulse duration of such oscillator. Finally, we studied the noise characteristics of the Nd:YVO4 oscillator. Our measurements have shown that a high-power oscillator might be as low-noise as other low-power, low-noise oscillators. In conclusion, we have developed a powerful (20W), 1064nm-wavelength, short-pulses (15ps), good-beam-quality (M2<1.2) and low-noise free-running oscillator (timing jitter <1.2 ps RMS 100Hz-1MHz). Therefore, our high-power oscillator is an excellent candidate to be part of a compact, high-flux, monochromatic x-ray source.

Inscrite dans le cadre d’un projet ANR, la thèse porte sur l’étude et le développement des revêtements poudres UV en vue du recouvrement de panneaux de bois. La thèse détaille les spécificités de ces formulations et de la technologie associée afin de constituer une bibliographie solide propre à ce domaine. Les travaux expérimentaux se basent sur des formulations modèles comprenant une résine poudre UV (uréthane diacrylate ou polyester diméthacrylate) et un photoamorceur. Une étude mécanistique permet de montrer les influences de la température et de la viscosité, de l’intensité lumineuse et de l’atmosphère sur la réactivité des formulations modèles. Il est également démontré que les mécanismes de terminaison spécifiques à ces systèmes suivent des processus mixtes: bimoléculaire, pseudo-monomoléculaire et recombinaison des radicaux primaires. La prédominance des différents processus dépend de l’avancement de la réaction. La formation du réseau de réticulation est ensuite étudiée en fonction de la source d’irradiation: convoyeur semi-industriel doté de lampes UV ou système LED émettant autour de 395 nm. Les caractéristiques du réseau de réticulation (Tg, densité de réticulation, module d’Young) sont reliées aux propriétés des revêtements finaux (flexibilité, résistance à la rayure ou au solvant). L’utilisation d’acrylates multifonctionnels a un impact sur les longueurs de chaînes et la densité de réticulation. En vue d’applications spécifiques, il est finalement proposé d’incorporer une argile modifiée avec de l’Argent au sein des formulations modèles pour obtenir des revêtements poudres UV antibactériens homogènes possédant de bonnes propriétés de résistance. / In the frame of a project of the Agency National Research (France), the thesis deals with the study and the development of UV powder coatings dedicated to wood based panels. The work describes the main features of these formulations and the associated technology in order to offer a strong bibliography specific to this area. The experiments are based on model formulations containing an UV powder resin (diacrylate urethane or dimethacrylate polyester) and a photoinitiator. A mechanistic study allows highlighting the influence of temperature and viscosity, light intensity and atmosphere on the reactivity of the model formulations. It is also shown that the termination mechanisms specific to theses systems follow mixed processes: bimolecular, pseudo-monomolecular and primary radical termination. The predominance of the different processes is related to the reaction conversion. The building of the crosslinking network is then studied depending of the irradiation source: semi-industrial conveyor equipped with UV lamps or LED system emitting around 395 nm. The characteristics of the crosslinking network (Tg, crosslinking density, Young’s modulus) are linked to the final coatings properties (flexibility, scratch and solvent resistance). The incorporation of multifunctional acrylates affects the chains length and crosslinking density. To reach specific applications, it is finally proposed to add a silver-modified clay into model formulations to obtain homogeneous antibacterial UV powder coatings exhibiting good resistance properties.

Increasingly complex applications and recent shifts in technology scaling have created a large demand for microprocessors which can perform tasks more quickly and more energy efficient. Conventional microarchitectures exploit multiple levels of parallelism to increase instruction throughput and use application specific instruction sets or hardware accelerators to increase energy efficiency. Reconfigurable microprocessors adopt the same principle of providing application specific hardware, however, with the significant advantage of post-fabrication flexibility. Not only does this offer similar gains in performance but also the flexibility to configure each device individually. This thesis explored the benefit of a tight coupled and fine-grained reconfigurable microprocessor. In contrast to previous research, a detailed design space exploration of logical architectures for island-style field programmable gate arrays (FPGAs) has been performed in the context of a commercial 22nm process technology. Other research projects either reused general purpose architectures or spent little effort to design and characterize custom fabrics, which are critical to system performance and the practicality of frequently proposed high-level software techniques. Here, detailed circuit implementations and a custom area model were used to estimate the performance of over 200 different logical FPGA architectures with single-driver routing. Results of this exploration revealed similar tradeoffs and trends described by previous studies. The number of lookup table (LUT) inputs and the structure of the global routing network were shown to have a major impact on the area delay product. However, results suggested a much larger region of efficient architectures than before. Finally, an architecture with 5-LUTs and 8 logic elements per cluster was selected. Modifications to the microprocessor, whichwas based on an industry proven instruction set architecture, and its software toolchain provided access to this embedded reconfigurable fabric via custom instructions. The baseline microprocessor was characterized with estimates from signoff data for a 28nm hardware implementation. A modified academic FPGA tool flow was used to transform Verilog implementations of custom instructions into a post-routing netlist with timing annotations. Simulation-based verification of the system was performed with a cycle-accurate processor model and diverse application benchmarks, ranging from signal processing, over encryption to computation of elementary functions. For these benchmarks, a significant increase in performance with speedups from 3 to 15 relative to the baseline microprocessor was achieved with the extended instruction set. Except for one case, application speedup clearly outweighed the area overhead for the extended system, even though the modeled fabric architecturewas primitive and contained no explicit arithmetic enhancements. Insights into fundamental tradeoffs of island-style FPGA architectures, the developed exploration flow, and a concrete cost model are relevant for the development of more advanced architectures. Hence, this work is a successful proof of concept and has laid the basis for further investigations into architectural extensions and physical implementations. Potential for further optimizationwas identified on multiple levels and numerous directions for future research were described. / Zunehmend komplexere Anwendungen und Besonderheiten moderner Halbleitertechnologien haben zu einer großen Nachfrage an leistungsfähigen und gleichzeitig sehr energieeffizienten Mikroprozessoren geführt. Konventionelle Architekturen versuchen den Befehlsdurchsatz durch Parallelisierung zu steigern und stellen anwendungsspezifische Befehlssätze oder Hardwarebeschleuniger zur Steigerung der Energieeffizienz bereit. Rekonfigurierbare Prozessoren ermöglichen ähnliche Performancesteigerungen und besitzen gleichzeitig den enormen Vorteil, dass die Spezialisierung auf eine bestimmte Anwendung nach der Herstellung erfolgen kann. In dieser Diplomarbeit wurde ein rekonfigurierbarer Mikroprozessor mit einem eng gekoppelten FPGA untersucht. Im Gegensatz zu früheren Forschungsansätzen wurde eine umfangreiche Entwurfsraumexploration der FPGA-Architektur im Zusammenhang mit einem kommerziellen 22nm Herstellungsprozess durchgeführt. Bisher verwendeten die meisten Forschungsprojekte entweder kommerzielle Architekturen, die nicht unbedingt auf diesen Anwendungsfall zugeschnitten sind, oder die vorgeschlagenen FGPA-Komponenten wurden nur unzureichend untersucht und charakterisiert. Jedoch ist gerade dieser Baustein ausschlaggebend für die Leistungsfähigkeit des gesamten Systems. Deshalb wurden im Rahmen dieser Arbeit über 200 verschiedene logische FPGA-Architekturen untersucht. Zur Modellierung wurden konkrete Schaltungstopologien und ein auf den Herstellungsprozess zugeschnittenes Modell zur Abschätzung der Layoutfläche verwendet. Generell wurden die gleichen Trends wie bei vorhergehenden und ähnlich umfangreichen Untersuchungen beobachtet. Auch hier wurden die Ergebnisse maßgeblich von der Größe der LUTs (engl. "Lookup Tables") und der Struktur des Routingnetzwerks bestimmt. Gleichzeitig wurde ein viel breiterer Bereich von Architekturen mit nahezu gleicher Effizienz identifiziert. Zur weiteren Evaluation wurde eine FPGA-Architektur mit 5-LUTs und 8 Logikelementen ausgewählt. Die Performance des ausgewählten Mikroprozessors, der auf einer erprobten Befehlssatzarchitektur aufbaut, wurde mit Ergebnissen eines 28nm Testchips abgeschätzt. Eine modifizierte Sammlung von akademischen Softwarewerkzeugen wurde verwendet, um Spezialbefehle auf die modellierte FPGA-Architektur abzubilden und eine Netzliste für die anschließende Simulation und Verifikation zu erzeugen. Für eine Reihe unterschiedlicher Anwendungs-Benchmarks wurde eine relative Leistungssteigerung zwischen 3 und 15 gegenüber dem ursprünglichen Prozessor ermittelt. Obwohl die vorgeschlagene FPGA-Architektur vergleichsweise primitiv ist und keinerlei arithmetische Erweiterungen besitzt, musste dabei, bis auf eine Ausnahme, kein überproportionaler Anstieg der Chipfläche in Kauf genommen werden. Die gewonnen Erkenntnisse zu den Abhängigkeiten zwischen den Architekturparametern, der entwickelte Ablauf für die Exploration und das konkrete Kostenmodell sind essenziell für weitere Verbesserungen der FPGA-Architektur. Die vorliegende Arbeit hat somit erfolgreich den Vorteil der untersuchten Systemarchitektur gezeigt und den Weg für mögliche Erweiterungen und Hardwareimplementierungen geebnet. Zusätzlich wurden eine Reihe von Optimierungen der Architektur und weitere potenziellen Forschungsansätzen aufgezeigt.

Cette thèse porte sur le développement d’un dispositif laser à 1,54 µm, triplé en fréquence et stabilisé sur une transition hyperfine de l’iode moléculaire au voisinage de 514 nm.Une partie importante de ce travail est consacrée au triplage de la fréquence d’une diode laser à 1,54 µm, en utilisant deux cristaux non linéaires de Niobate de lithium en structure guide d’onde (PPLN), fibrés. Une efficacité de conversion non linéaire P3w/Pw > 36 % a été obtenue, constituant le meilleur rendement jamais démontré pour un processus de triplage de fréquence en mode continu. Une puissance harmonique de 300 mW a été ainsi générée à 514 nm, à partir d’une puissance fondamentale de 800 mW à 1,54 µm. Le banc optique est totalement fibré, et la puissance électrique totale consommée, nécessaire pour réaliser le triplage de fréquence, n’est que de 20 W. Selon un mode opératoire spécifique, ce dispositif laser permet de fournir simultanément trois radiations intenses, stabilisées en fréquence, à 1.54 µm, 771 nm et 514 nm.Suite à ce développement, un banc de spectroscopie laser très compact a été mis en place, basé sur une courte cellule en quartz scellée, contenant une vapeur d’iode moléculaire. Une puissance optique < 10 mW dans le vert est suffisante pour détecter les transitions hyperfines de l’iode, de grand facteur de qualité au voisinage de 514 nm (Q > 2x109).Une stabilité de fréquence de 4,5 x 10-14 τ-1/2 avec un minimum de 6 x 10-15 de 50 s à 100 s a été démontrée dans le cadre de cette étude. Cette stabilité de fréquence constitue la meilleure performance jamais conférée à une source laser à 1,5 µm à l’aide d’une vapeur atomique, en utilisant une technique simple d’interrogation sub-Doppler.Cette étude a permis d’identifier les points clés permettant de mettre en place dans le futur proche, un dispositif laser stabilisé, totalement fibré, d’un volume < 10 litres.Ce développement pourrait répondre aux besoins de nombreux projets spatiaux nécessitant des liens optiques ultrastables en fréquence, inter-satellites ou bord-sol, pour la géodésie spatiale (GRICE), la mesure du champ gravitationnel terrestre (GRACE FO, NGGM), la détection d’ondes gravitationnelles (LISA), etc. … / This thesis describes the frequency stabilization of a 1.54 µm laser diode on an iodine hyperfine line at 514 nm, after a frequency tripling process.An important part of this work is dedicated to the development of the frequency tripling process of a 1.54 µm laser diode, using two periodically polled wave guided Lithium Niobate nonlinear crystals. A nonlinear conversion efficiency P3w/Pw > 36 % is obtained. This result is the best efficiency ever demonstrated for a CW frequency tripling process. 300 mW of harmonic power is generated at 514 nm from a fundamental optical power of 800 mW at 1.54 µm. The optical setup is fully fibered. The total power consumption of this frequency tripling process is 20 W only. Using a specific operation mode, this laser setup emits simultaneously three frequency-stabilized and intense radiations at 1.54 µm, 771 nm and 514 nm.Following this development, a very compact laser spectroscopy setup was built, based on a short sealed quartz cell, which contains the molecular iodine vapor. An optical power lower than 10 mW in the green is sufficient to carry out the iodine vapor interrogation, and to detect the hyperfine saturation transitions, which have a high quality factor around 514 nm (Q > 2x109).A frequency stability at the level of 4.5 x 10-14 τ-1/2 with a minimum value of 6 x 10-15 from 50 s to 100 s is demonstrated in this study. This frequency stability is the best result ever conferred to a laser diode at 1.54 µm, using in a simple way a Doppler-free iodine spectroscopy technique.This work has allowed to identify the major key components, in order to develop in the near future, a fully fibered and compact stabilized laser prototype occupying a total optical volume < 10 liters.Such a laser source could cover the needs of numerous space projects that require ultra-stable frequency optical links, inter-satellite or ground to space, for space geodesy (GRICE), Earth gravitational field measurement (GRACE-FO, NGGM), gravitational waves detection (LISA) , etc. …

La miniaturisation est aujourd'hui, plus que jamais, devenue le maître mot en microélectronique.<br />En effet, les industriels poursuivent l'objectif, de plus en plus ambitieux, de diminuer les dimensions<br />critiques des dispositifs actuels afin d'en améliorer les performances et d'en diminuer le coˆut. Dans<br />cette perspective, la lithographie joue un rˆole majeur car c'est la première étape qui définit le circuit<br />intégré. La technique de lithographie utilisée aujourd'hui pour la production de masse et ayant<br />permis d'atteindre le noeud technologique 65 nm est la lithographie optique à 193 nm. Pour aller en<br />de¸cà, il nous faut améliorer la résolution des outils de lithographie et cela ne peut se faire sans une<br />forte augmentation de leur complexité, de leur prix et de la difficulté de contrˆoler les procédés. Une<br />solution est la technique de lithographie à immersion à 193 nm qui consiste en l'introduction d'un<br />fluide d'indice supérieur à celui de l'air entre la lentille de projection et la plaquette de silicium :<br />elle permet, dans un premier temps, de relâcher les contraintes sur les procédés en améliorant la<br />profondeur de champ et, dans un second temps, d'améliorer la résolution tout en conservant l'infrastructure<br />du 193 nm.<br />L'objectif de ce travail de thèse est de monter et valider un interféromètre à immersion à 193 nm<br />pour étudier, par anticipation, certains aspects de la technique. Dans ce manuscrit, nous décrivons<br />la conception d'un montage interférométrique en immersion à 193 nm ayant la particularité d'être<br />achromatique et présentant donc l'avantage de ne pas pâtir de la faible cohérence des sources excim`<br />eres à 193 nm. Nous nous sommes focalisés sur la caractérisation du montage optique et avons<br />conclu sur les paramètres de profondeur de champ et de transmission du système. Finalement, nous<br />nous sommes intéressés à l'étude de l'imagerie à haute ouverture numérique. Nous avons pu montrer<br />l'amélioration de la résolution en immersion, ainsi que la corrélation entre l'augmentation de la<br />rugosité et la perte de contraste due à la polarisation.

L'objectif principal de ce travail de thèse a été de développer un montage de lithographie à 193 nm (Deep-UV, DUV), avec comme but d'obtenir des nanostructures de période l 00 nm sur des surfaces relativement importantes (cm2) dans différents matériaux organiques. Ainsi, une partie importante de cette thèse a consisté à mettre en place un interféromètre achromatique pour le DUV, ainsi que les méthodes d'analyse des échantillons aux différentes échelles. Le premier chapitre a pour but d'énoncer les enjeux et techniques de nanofabrication en comparant notamment les deux grandes approches dites " top-down " et " bottom-up ". Dans ce chapitre, une part importante est donnée aux techniques lithographiques dans lesquelles s'inscrit la technique utilisée ici. Le deuxième chapitre décrit les techniques utilisées, pour la nanofabrication (photolithographie interférentielle DUV) et les méthodes de caractérisation. Le troisième chapitre expose les résultats obtenus au sujet de résines positives, dites " à amplification chimique ", formulées à partir des nouveaux polymères, et destinées à des applications en microélectronique. Le quatrième chapitre décrit les résultats obtenus en photolithographie DUV de polymères déposés par voie plasma. Il se présente sous la forme d'une compilation de 4 articles précédés d'une introduction pour expliquer les enjeux de cette démarche.Enfin, le cinquième chapitre constitue une ouverture vers une nouvelle technique de nanofabrication qui s'appuie sur la photolithographie 193 nm. Il s'agit d'utiliser une approche hybride de nanofabrication qui repose sur l'auto­organisation de films de copolymères dibloc dans des espaces nanoconfinés.

L'objectif de cette thèse a été premièrement de réaliser des dispositifs passifs intégrés à base de lignes à onde lentes nommées S-CPW (pour " Slow-wave CoPlanar Waveguide ") aux fréquences millimétriques. Plusieurs technologies CMOS ou BiCMOS ont été utilisées: CMOS 65 nm et 28 nm ainsi que BiCMOS 55 nm. Deux baluns, le premier basé sur une topologie de rat-race et le second basé sur un diviseur de puissance de Wilkinson modifié, ainsi qu'un inverseur de phase, ont été réalisés et mesurés dans la technologie CMOS 65 nm. Les résultats expérimentaux obtenus se situent à l'état de l'art en termes de performances électriques. Un coupler hybride et un diviseur de puissance avec des sorties en phase sans isolation ont été conçus en technologie CMOS 28 nm. Les simulations montrent de très bonnes performances pour des dispositifs compacts. Les circuits sont en cours de fabrication et pourront très bientôt être caractérisés. Ensuite, une nouvelle topologie de diviseurs de puissance, avec sorties en phase et isolé a été développée, offrant une grande flexibilité et compacité en comparaison des diviseurs de puissance traditionnels. Cette topologie est parfaitement adaptée pour les technologies silicium. Comme preuve de concept, deux diviseurs de puissance avec des caractéristiques différentes ont été réalisés en technologie PCB microruban à la fréquence de 2.45 GHz. Un composent a été conçu à 60 GHz en technologie BiCMOS 55 nm utilisant des lignes S CPW. Les simulations prouvent que le dispositif est faibles pertes, adapté et isolé. Les circuits sont également en cours de fabrication. Enfin, deux topologies de " reflection type phase shifter " ont été développées, la première dans la bande RF et la seconde aux fréquences millimétrique. Pour la bande RF, le déphasage atteint plus de 360° avec une figure de mérite très élevée en comparaison avec l'état de l'art. En ce qui concerne le déphaseur dans la bande millimétrique, la simulation montre un déphasage de 341° avec également une figure de mérite élevée.

abstract: This thesis describes the design of a Single Event Transient (SET) duration measurement test-structure on the Global Foundries (previously IBM) 32-nm silicon-on insulator (SOI) process. The test structure is designed for portability and allows quick design and implementation on a new process node. Such a test structure is critical in analyzing the effects of radiation on complementary metal oxide semi-conductor (CMOS) circuits. The focus of this thesis is the change in pulse width during propagation of SET pulse and build a test structure to measure the duration of a SET pulse generated in real time. This test structure can estimate the SET pulse duration with 10ps resolution. It receives the input SET propagated through a SET capture structure made using a chain of combinational gates. The impact of propagation of the SET in a >200 deep collection structure is studied. A novel methodology of deploying Thick Gate TID structure is proposed and analyzed to build multi-stage chain of combinational gates. Upon using long chain of combinational gates, the most critical issue of pulse width broadening and shortening is analyzed across critical process corners. The impact of using regular standard cells on pulse width modification is compared with NMOS and/or PMOS skewed gates for the chain of combinational gates. A possible resolution to pulse width change is demonstrated using circuit and layout design of chain of inverters, two and three inputs NOR gates. The SET capture circuit is also tested in simulation by introducing a glitch signal that mimics an individual ion strike that could lead to perturbation in SET propagation. Design techniques and skewed gates are deployed to dampen the glitch that occurs under the effect of radiation. Simulation results, layout structures of SET capture circuit and chain of combinational gates are presented. / Dissertation/Thesis / Masters Thesis Electrical Engineering 2017