Global ETD Search

111	Laboratorní model vírového rychloměru / Laboratory Model of the Vortex Speed Indicator Kazda, Ondřej January 2009 (has links) This work is concerned with posibility of measuring a wind flow by Von Karman vortex sheed structure. The bluff body is situated in the way of air flow propagation and consequentally vortexes will be appeared. Important part of speedmeter design is measurment chamber must allow to vortex sheed propagation. The transient and the reciever are situated vertically to propagation of flow.The Ultrasonic carrier is transmitted and modulated by freqency of vortex sheeding in measurment chamber.Demodulator uses PLL to “focusing“ detection of the ultrasonic beam. This can be indicated like lock and unlock phase loop. From known value of sheed frequency can be directly calculated speed of flow.
112	Synchronizace času pomocí GPS / Synchronization of the time using the GPS Švábeník, Petr January 2010 (has links) This thesis discusses about using the worldwide satellite system GPS for time and frequency synchronization. This thesis presents study about basic principles of the GPS system, its segments and ways of using this system. Some GPS receivers suitable for receiving the time marks (pulses) used for time synchronization are described. Thesis contents designing of the circuit that will receive time marks and it will digitalize and record external signal and send it with precision time information to PC for displaying and post processing. Thesis also discusses about both hardware and software development of the synchronization module and software used in PC.
113	Digitální AM/FM vysílač / Digital AM / FM transmitter Kováč, Marek January 2014 (has links) This master thesis is focused on the theoretical description and practical implementation of software defined transmitter. The main aim of this thesis was made the prototype of software defined transmitter in FM band. Theoretical part is determined to description of basic parts of equipment and working principles to understand the basic principle of digital transmitters and define the appropriate component base for construction. Discussed are used types of A/D and D/A converters, blocks of digital signal processing and the roles, which these components performs. The second part is focused practical. Specified are suitable types of components and block diagram is proposed for following electrical connection and printed circuit board in Eagle program as a plug-in modul for developmental platform Arduino. The main point is program, which sets and controls the transmitter. Next important part is impedance match and antenna tuning, which is explain in practical part of thesis. The result is prototype of software defined transmitter compatible with Arduino Uno platform.
114	Optimization of rectifiers for aviation regarding power density and reliability Liebig, Sebastian 28 November 2014 (has links) The intentions of the so-called "More Electrical Aircraft" (MEA) are higher efficiency and lower weight. A main topic here is the application of electrical instead of hydraulical, pneumatical and mechanical systems. The necessary power electronic devices have intermediate DC-links, which are typically supplied by a three-phase system with active B6 and passive B12 rectifiers. A possible alternative is the B6 diode bridge in combination with an active power filter (APF). Due to the parallel arrangement, the APF offers a higher power density and is able to compensate for harmonics from several devices. The use of the diode bridge rectifier alone is not permitted due to the highly distorted phase current. The following investigations are dealing with the development of an active power filter for a three-phase supply with variable frequency from 360 to 800 Hz. All relevant components such as inductors, EMC-filters, power modules and DC-link capacitor are designed. A particular focus is put on the customized power module with SiC-MOSFETs and SiC-diodes, which is characterized electrically and thermally. The maximum supply frequency slope has a value of 50 Hz/ms, which requires a high dynamic and robustness on the control algorithm. Furthermore, the content of 5th and 7th harmonics must be reduced to less than 2 %, which demands a high accuracy. To cope with both requirements, a two-stage filter algorithm is developed and implemented in two independent signal processors. Simulations and laboratory experiments confirm the performance and robustness of the control algorithm. This work comprehensively presents the design of aerospace rectifiers. The results were published in conferences and patents. / Hauptziele des sogenannten "More Electrical Aircraft" (MEA) sind Effizienzerhöhung und Gewichtseinsparung. Ein Schwerpunkt hierbei ist die Nutzung von elektrischen statt hydraulischen, pneumatischen und mechanischen Systemen. Die notwendigen Leistungselektroniken haben DC-Zwischenkreise, welche mittels aktiven B6 und passiven B12 Gleichrichtern aus dem Dreiphasennetz gespeist werden. Eine mögliche Alternative ist die B6 Diodenbrücke in Kombination mit einem aktiven Netzfilter, welcher aufgrund der parallelen Anordnung eine höhere Leistungsdichte aufweist und darüber hinaus mehrere Geräte gleichzeitig entstören kann. Die alleinige Nutzung einer Diodenbrücke ist aufgrund des hohen Anteils von Stromharmonischen nicht zulässig. Diese Arbeit beschäftigt sich mit der Entwicklung eines aktiven Filters für ein Dreiphasensystem mit variabler Frequenz von 360 bis 800 Hz. Es werden alle relevanten Bauteile wie Induktivitäten, EMV-Filter, Leistungsmodule und Zwischenkreiskondensator ausgelegt. Besonderes Augenmerk liegt auf dem kundenspezifischen Modul mit SiC-Dioden und SiCMOSFETs, welches vollständig elektrisch und thermisch charakterisiert wird. Die Änderung der Netzfrequenz beträgt bis zu 50 Hz/ms, was eine hohe Dynamik und Robustheit von der Filterregelung verlangt. Weiterhin ist im statischen Fall eine hohe Genauigkeit gefordert, da die 5. und 7. Harmonische auf unter 2% geregelt werden müssen. Um beiden Anforderungen gerecht zu werden, wird ein zweistufiger Regelungsalgorithmus entwickelt der auf zwei digitalen Signalprozessoren implementiert wird. Simulationen und Labormessungen bestätigen die Robustheit des Regelungskonzeptes. Diese Arbeit stellt umfassend die Entwicklung von Luftfahrtgleichrichtern dar. Die Ergebnisse wurden in Konferenzen und Patenten veröffentlicht. info:eu-repo/classification/ddc/620 ddc:620
115	A Low Noise Digitally Controlled Oscillator for a Wi-Fi 6 All-Digital PLL / En Digitalt Styrd Oscillator med Lågt Fasbrus för en Heldigital Wi-Fi 6 PLL Lundberg, Tommy January 2023 (has links) Following the rise of Internet of Things (IoT), or just the technological advancements and expectations in a world where the things are or will be connected, new demands are put on Integrated Circuit (IC) for wireless connectivity. The use cases seem endless; smart home, healthcare, entertainment, and science are all areas that can benefit from connectivity of low power electronics. But there are obstacles to overcome. Meeting the specifications, especially the phase noise requirements of modern high-speed wireless standards can be a challenge for devices that run on low supply voltages and are allowed only very limited power consumption. The focus of this thesis is the exploration of modern LC-oscillator architectures for RF-transceivers, and the design and post-layout evaluation of a Digitally Controlled Oscillator (DCO) intended to be used in an All-Digital Phase Locked Loop (ADPLL) in a 22 nm FD-SOI process. The DCO specifications are set by an ADPLL for the Wi-Fi 6 (MCS 11) standard. The ADPLL is replacing the blocks that are usually implemented as noise-sensitive analog components with more robust digital blocks that are easier to integrate with baseband- and digital-circuitry. A dual-core class-C oscillator with a dynamic-biasing circuit is proposed and designed to meet the specification of -121 dBc/Hz phase noise at a 1 MHz offset from 7.8 GHz, a –7.18.6 GHz tuning range, and a frequency resolution of at most 35 kHz around 7.8 GHz. The phase noise specification is met; a phase noise of -121 dBc/Hz at the 1 MHz offset from 7.8 GHz is achieved in post-layout simulation along with a Figure of Merit (FoM) of 189.9, and an average tracking frequency step of 5.8 MHz. The tuning range specification was not met, but it is reasonable to believe that the specified range can be met after some redesign of the capacitor banks. Further work will be required. / Till följd av tillväxten inom Internet of Things (IoT), eller bara de teknologiska framgångar och förväntningar på en värld där dem flesta saker är eller kommer att bli uppkopplade, ställs nya krav på Integrated Circuit (IC)-komponenter för trådlös uppkoppling. Tillämningsområdena är oändliga; smart home, sjukvård och hälsa, underhållning och forskning är områden som som kan dra nytta av nya uppkopplingsmöjligheter med extremt strömsnål elektronik. Att leva upp till specifikationerna för moderna trådlösa höghastighetsuppkopplingar, speciellt när det kommer till fasbrus, kan dock vara en utmaning för enheter som måste klara sig med en väldigt begränsad effektåtgång. Fokus för denna avhandling är design och utvärdering på schematik och layout-nivå av en Digitally Controlled Oscillator (DCO) för en 22 nm Fully Depleted Silicon-On-Insulator (FD-SOI)-process avsedd att klara specifikationen satt av en given All-Digital Phase Locked Loop (ADPLL) för Wi-Fi 6 (MCS 11) standarden. En DCO och ADPLL ersätter block som tidigare tillämpats som analoga bruskänsliga komponenter med robustare digitala komponenter som är enklare att integrera med bas-band och digital logik-kretsar. En dubbelkärnig klass-C DCO med en dynamisk biaskrets föreslås för att nå kravet på fasbrus på maximalt -121 dBc/Hz mätt vid 1 MHz från en frekvens på 7.8 GHz, med ett frekvensomfång 7.1-8.6 GHz och en frekvensupplösning under 35 kHz. Fasbruset vid denna 1 MHz från 7.8 GHz uppmättes i simulering till -121 dBc/Hz, och en Figure of Merit (FoM) på 189.9 har uppnåtts, samt en genomsnittlig frekvensupplösning på 5.8 MHz nära 7.8 GHz. Designen klarar inte av att möta kraven på frekvensomfång, men det är sannolikt att en liknande design kan möta specifikationen efter ytterligare revision. Ytterligare arbete krävs. Digitally Controlled Oscillator All-Digital Phase Locked Loop Oscillator Low Phase Noise Class-C oscillator Dual-Core Dynamic BiasingCircuit Digitalt Styrd Oscillator Digital PLL Lågt Fasbrus Klass-C Oscillator Dubbelkärnig Dynamisk Bias-Krets Elektroteknik och elektronik
116	MEMS-Laser-Display-System / MEMS Laser Display System Specht, Hendrik 19 October 2011 (has links) (PDF) In der vorliegenden Arbeit werden die im Zusammenhang mit der Strahlablenkung stehenden Systemaspekte der auf MEMS-Scanner basierenden Laser-Display-Technologie theoretisch analysiert und aus den Ergebnissen die praktische Implementierung eines Laser-Display-Systems als Testplattform vorgenommen. Dabei werden mit einem Ansatz auf Basis zweier 1D-Scanner und einem weiteren Ansatz mit einem 2D-Scanner zwei Varianten realisiert. Darüber hinaus erfolgt die Entwicklung eines bildbasierten Multiparametertestverfahrens, welches sowohl für den Test komplettierter Strahlablenkeinheiten bzw. Projektionsmodule als auch zum umfassenden und zeiteffizienten Test von MEMS-Scannern auf Wafer-Level geeignet ist. Mit diesem Verfahren erfolgt eine Charakterisierung der zwei realisierten Varianten des Laser-Displays. Ausgehend von den Eigenschaften des menschlichen visuellen Systems und den daraus resultierenden Anforderungen an das Bild sowie einer systemtheoretischen Betrachtung des mechanischen Verhaltens von MEMS-Scannern bildet die Ansteuersignalerzeugung für den resonanten Betrieb der schnellen und den quasistatischen Betrieb der langsamen Achse einen Schwerpunkt. Neben dem reinen digitalen Regler- bzw. Filterentwurf sowie mehreren Linearisierungsmaßnahmen beinhaltet dieser auch die Herleitung einer FPGA-basierten Videosignalverarbeitung zur Konvertierung von Scannpattern, Zeitregime und Auflösung mit einer entsprechenden Synchronisierung von Strahlablenkung und Lasermodulation. Auf Grundlage der daraus resultierenden Erkenntnisse über den Zusammenhang zwischen Scanner-/Systemparametern und Bildparametern werden Testbild-Bildverarbeitungsalgorithmus-Kombinationen entwickelt und diese, angeordnet in einer Sequenz, mit einem Kalibrierverfahren zu einem Testverfahren für MEMS-Scanner vervollständigt. Die Ergebnisse dieser Arbeit entstanden im Rahmen von industriell beauftragten F&E-Projekten und fließen in die andauernde Fortführung des Themas beim Auftraggeber ein. Laserdisplay Mikrospiegel MOEMS Videosignalverarbeitung Scannpattern Rasterscann Lissajous Positionsregelung FIR-Filter IIR-Filter resonanter Betrieb quasistatischer Betrieb Testverfahren Wafer-Level laser display micro mirror MEMS MOEMS image quality resolution distortion linearity video processing scaling scan pattern line scan Lissajous system model position control phase locked loop FIR IIR filter resonant drive quasi-static drive wafer level test image processing ddc:003 ddc:620 ddc:629 MEMS Bildqualität Auflösung Verzeichnung Linearität Skalierung Systemmodell Phasenregelung Nichtrekursives Filter Rekursivfilter Test Bildverarbeitung
117	MEMS-Laser-Display-System: Analyse, Implementierung und Testverfahrenentwicklung Specht, Hendrik 20 May 2011 (has links) In der vorliegenden Arbeit werden die im Zusammenhang mit der Strahlablenkung stehenden Systemaspekte der auf MEMS-Scanner basierenden Laser-Display-Technologie theoretisch analysiert und aus den Ergebnissen die praktische Implementierung eines Laser-Display-Systems als Testplattform vorgenommen. Dabei werden mit einem Ansatz auf Basis zweier 1D-Scanner und einem weiteren Ansatz mit einem 2D-Scanner zwei Varianten realisiert. Darüber hinaus erfolgt die Entwicklung eines bildbasierten Multiparametertestverfahrens, welches sowohl für den Test komplettierter Strahlablenkeinheiten bzw. Projektionsmodule als auch zum umfassenden und zeiteffizienten Test von MEMS-Scannern auf Wafer-Level geeignet ist. Mit diesem Verfahren erfolgt eine Charakterisierung der zwei realisierten Varianten des Laser-Displays. Ausgehend von den Eigenschaften des menschlichen visuellen Systems und den daraus resultierenden Anforderungen an das Bild sowie einer systemtheoretischen Betrachtung des mechanischen Verhaltens von MEMS-Scannern bildet die Ansteuersignalerzeugung für den resonanten Betrieb der schnellen und den quasistatischen Betrieb der langsamen Achse einen Schwerpunkt. Neben dem reinen digitalen Regler- bzw. Filterentwurf sowie mehreren Linearisierungsmaßnahmen beinhaltet dieser auch die Herleitung einer FPGA-basierten Videosignalverarbeitung zur Konvertierung von Scannpattern, Zeitregime und Auflösung mit einer entsprechenden Synchronisierung von Strahlablenkung und Lasermodulation. Auf Grundlage der daraus resultierenden Erkenntnisse über den Zusammenhang zwischen Scanner-/Systemparametern und Bildparametern werden Testbild-Bildverarbeitungsalgorithmus-Kombinationen entwickelt und diese, angeordnet in einer Sequenz, mit einem Kalibrierverfahren zu einem Testverfahren für MEMS-Scanner vervollständigt. Die Ergebnisse dieser Arbeit entstanden im Rahmen von industriell beauftragten F&E-Projekten und fließen in die andauernde Fortführung des Themas beim Auftraggeber ein. info:eu-repo/classification/ddc/003 ddc:003 info:eu-repo/classification/ddc/620 ddc:620 info:eu-repo/classification/ddc/629 ddc:629

Page generated in 0.0635 seconds