Una de las tecnologías actuales que está causando gran impacto en la vida de las personas con discapacidad motora severa es el Interfaz Cerebro-Máquina(BMI, por sus siglas en inglés), sistema que permite convertir pensamiento o intención de movimiento de una persona en medios de comunicación y comandos de control de dispositivos, logrando independencia para el usuario. Sin embargo, los equipos actuales dependen de una PC que realice el procesamiento de las señales cerebrales, lo que dificulta que el sistema sea portable y de bajo costo. La presente tesis estudia y propone el uso de un sistema embebido (microcomputadora) como alternativa al uso de la PC en el BMI. Las microcomputadoras a diferencia de las PC comunes, son diseñadas para ciertos propósitos específícos, esto presenta una reducción de costo y mayor portabilidad del equipo. Con ello se pretende contribuir al desarrollo de esta nueva tecnología en el Perú haciéndolo accesible para personas de escasos recursos, lo que impactaría en la mejora de calidad de vida de las personas con discapacidad motora severa. Los resultados muestran que el sistema embebido Odroid-xu4(que cuesta 20 veces menos y es 45 veces mas liviano) puede realizar el entrenamiento de los algoritmos y el procesamiento en tiempo real de señales EEG con la misma tasa de acierto que la laptop, tardando aproximadamente 9 veces más; sin embargo estos tiempos son mínimos para aplicaciones del interfaz cerebro-máquina por lo que se demuestra que el Odroid-xu4 puede ser usado como equipo de procesamiento para una BMI portable, confiable y de bajo costo. / Tesis

Memoria para optar al título de Ingeniero Civil Electricista / En esta memoria se propone un diseño para un módulo de interfaz digital-análogo, usado como modem, codificador y decodificador. Su función es enviar y recibir información digital a través de un canal de audio en radiofrecuencia. Se presenta además el estudio y análisis de la factibilidad técnica de este diseño. En periodos de catástrofe o en lugares aislados los servicios de emergencia y seguridad requieren plataformas de comunicación exclusivas, portables y de bajo costo (en lo posible desechables). Como eventual solución se plantean globos aerostáticos y/o vehículos aéreos autónomos (UAVs) de bajo costo que puedan actuar como repetidor de comunicación de audio. Sin embargo la posición GPS de estos objetos es necesaria para el monitoreo y toma de decisiones de la comunicación haciendo necesario un módulo interfaz que permita transmitir los datos digitales de la posición a través de este canal de audio. En particular el objetivo de este trabajo es el desarrollo de un prototipo del módulo interfaz que incluye tanto hardware como software. El hardware del módulo está compuesto principalmente por un microcontrolador y un modem de audio, mientras que el software de comunicación se basa en el protocolo APRS. En este documento se especifica el diseño del software y de los algoritmos que manejan el protocolo y las funcionalidades del sistema. El hardware de bajo costo, el cual es requisito para esta solución, dificulta el uso de protocolos de comunicación estándares dado el ruido y distorsiones de las señales que este producen. Debido a esto el software de comunicación debe ser más robusto que los protocolos usuales. El nuevo protocolo presentado en este trabajo cambia la estrategia de muestreo y decodificación de los datos. Finalmente se realiza un análisis funcional del software que controla el hardware del módulo. Los resultados de desempeño del módulo son presentados junto con estrategias de mejoras futuras.

El radar es un sistema de sensado remoto que utiliza técnicas de procesamiento estadístico de señales para obtener información de la señal recibida. Los radares convencionales son sistemas activos que operan transmitiendo energía en forma de ondas electromagnéticas y recibiendo las señales reflejadas por el entorno y el objeto iluminado. Una de las dificultades a tener en cuenta en los sistemas de radar es que la señal de interés suele encontrarse obscurecida por las reflexiones producidas por el ambiente, fenómeno al que se denomina {\it clutter}. Generalmente, y dependiendo de la aplicación, el clutter es considerado una fuente de interferencia y perturbaciones cuyos efectos se deben eliminar o reducir. Por lo tanto, en vista de su naturaleza aleatoria, es importante el desarrollo de métodos estadísticos de procesamiento de señales para poder detectar objetivos y estimar sus propiedades en situaciones de clutter intenso y dinámico. Para obtener algoritmos eficientes, es fundamental utilizar modelos realistas de las señales recibidas por el radar. Estos modelos deben enfatizar las diferencias entre el objeto de interés y el clutter. De esta forma, los métodos de procesamiento de señal son usados para separar el objetivo del clutter y reducir el efecto degradante de este último. En esta tesis se aborda el problema de detección en presencia de clutter dinámico para aplicaciones de radar. En especial se desarrollan modelos que contemplan las variaciones del escenario y utilizan la historia del clutter para mejorar su caracterización en el instante actual y las predicciones a tiempo futuro. La primera alternativa considera el clutter como una serie temporal que presenta heteroscedasticidad condicional autorregresiva generalizada, utilizando los denominados procesos GARCH. Este tipo de procesos poseen la característica de ser impulsivos, pero presentan la desventaja de que no cuentan con una expresión explícita para su función densidad de probabilidad. Por este motivo, se analizan alternativas para estimar sus parámetros y determinar la calidad de la estimación. Asimismo, se adaptan los test de hipótesis usuales para deducir un esquema de detección basado en el modelo GARCH. Con el fin de incorporar información de múltiples pulsos en los instantes de decisión, se extiende el modelo anterior combinando un proceso GARCH en dos dimensiones (GARCH-2D) con un proceso autorregresivo (AR) y se deriva el detector correspondiente para este modelo de clutter. La parte GARCH-2D del modelo preserva la propiedad impulsiva de los procesos GARCH y la AR en las innovaciones permite modelar la correlación pulso a pulso que existe en los datos. En ambos casos se deducen expresiones para las probabilidades de falsa alarma y, dada su complejidad matemática, la probabilidad de detección se evalúa por medio de simulaciones numéricas. Además, se analiza la sensibilidad del desempeño de los detectores ante errores en la estimación de sus parámetros. A pesar de que no resultan de tasa de falsa alarma constante, muestran un comportamiento robusto en situaciones prácticas. Por último, el desempeño de los detectores propuestos es comparado con algoritmos de detección existentes en la literatura utilizando mediciones reales de clutter marítimo. Los resultados muestran que presentan un mejor desempeño respecto de los demás detectores, es decir, una probabilidad de detección mayor para una tasa de falsa alarma menor, independientemente de la relación señal a clutter. Finalmente se estudia el problema de estimación secuencial de los parámetros de los procesos GARCH. Si bien de los análisis de sensibilidad se concluye que en los detectores porpuestos no es necesaria una actualización frecuente de los mismos, su estimación es la etapa de mayor costo computacional en los esquemas de detección propuestos. Siguiendo el enfoque de estimación Bayesiano se deduce un estimador lineal de mínimo error cuadrático medio para la varianza condicional de los procesos GARCH, que es el parámetro del cual depende el estadístico de los detectores desarrollados. La deducción del algoritmo es análoga a la del filtro de Kalman, pero en este caso las matrices del sistema son aleatorias.

En este trabajo se presenta y evalúa un modelo de volatilidad estocástica, basado en el modelo determinístico Generalized Autoregressive Conditional Heteroskedasticity (GARCH), para describir la relación entre los retornos de un proceso financiero y la volatilidad de éstos. Este modelo, a diferencia de la estructura GARCH, considera que las observaciones de los retornos pueden explicarse a través de un proceso de innovación, cuya distribución a priori se asume idéntica a la que especifica el modelo GARCH para dichos retornos. La estructura propuesta recibe el nombre de unobserved GARCH (uGARCH), ya que considera que un proceso de innovación no observado --en lugar de una secuencia determinística-- es el que dirige la evolución de la volatilidad. La estructura propuesta uGARCH, entre otros modelos convencionales de volatilidad, ha sido utilizada para resolver el problema de estimación de estado, en conjunto con esquemas basados tanto en filtro de partículas (PF), como en el filtro extendido de Kalman (EKF). Además, con dichos filtros se identificaron adaptativamente los parámetros del modelo usando el concepto de evolución artificial de parámetros. El PF utilizado corresponde al muestreo de importancia con remuestro (SIR), mientras que la estructura basada en EKF considera un banco de filtros. Ambas estructuras estiman conjuntamente los estados y parámetros del sistema. Las técnicas presentadas han sido evaluadas cuantitativamente --mediante la introducción de índices de desempeño-- en simulación y con datos reales. En este último caso se consideró la volatilidad del índice NASDAQ Composite, la cual se estimó durante el período Julio 21, 2008 hasta Julio 17, 2009, y se predijo al día Diciembre 15, 2008 considerando horizontes de predicción entre 1 y 45 días. Tanto en simulación como en la aplicación mencionada, los resultados reportados por el conjunto uGARCH-PF son auspiciosos en el sentido de que mediante su implementación (i) el filtrado es altamente exacto y preciso según los índices propuestos, y (ii) las predicciones del intervalo de confianza son consistentes con el valor real (o mejor aproximación) del proceso.

Los sistemas de comunicaciones digitales, y en particular, los moduladores y demoduladores han sido históricamente implementados mediante circuitos analógicos. El propósito de este trabajo es estudiar la factibilidad de realizar esta implementación en forma digital y resolver las posibles dificultades que se puedan presentar durante este proceso de migración. El trabajo de memoria presenta los resultados de la implementación de un modulador y demodulador digital sobre plataformas FPGA (Field Programmable Gate Array ) Spartan3E y Spartan3AN. La investigación conecta los campos de telecomunicaciones y la electrónica. Mientras que el primero aporta la teoría de comunicaciones digitales, el segundo provee los fundamentos de la lógica digital a través de compuertas. Por ello, el reporte comienza por los fundamentos de modulación y demodulación digital, medidas de desempeño y el manejo de interferencia intersimbólica y continúa luego con una introducción al tratamiento digital de señales, la teoría y el diseño de filtros digitales, y la aritmética binaria empleada para efectuar ambas implementaciones. Los resultados de este trabajo comprenden la programación, pruebas de funcionamiento y manejo de errores de un sistema de modulación PAM binario antipodal usando pulsos raíz cuadrada de coseno alzado como forma de onda principal. La primera etapa, programación, se realizó mediante lenguaje Verilog y esquemáticos a través del software ISE, de la empresa Xilinx. La segunda etapa, pruebas de desempeño, se concentró en la transmisión y recepción de secuencias binarias aleatorias de hasta 128 Kbits de longitud. El funcionamiento correcto del sistema da cuenta de una exitosa etapa de programación de los diversos bloques funcionales mientras que la ausencia de errores, en las pruebas realizadas, da cuenta de la minimización del efecto producido por la interferencia intersimbólica. Algunos desafíos derivados de este trabajo corresponden a la optimización de recursos lógicos ocupados por los diferentes bloques del sistema, optimización del rendimiento de los bloques y, por ende, a la mejora de la tasa de transferencia de símbolos, la implementación de tipos de modulación de mayor complejidad y a la prueba de este sistema en ambientes de comunicación inalámbrica.

Ingeniero Civil Electricista / La explosiva evolución de los sistemas de telecomunicaciones plantea una necesidad por construir esquemas con cada vez mejor rendimiento en tasa de datos y de errores. Un posible acercamiento para mejorar la tasa de error en los esquemas de comunicaciones es la adaptación de la señal en relación a las características del canal por el que viaja. Para realizar esta adaptación es necesario conocer la información instantánea del canal o sus propiedades estadísticas. En el presente trabajo de memoria se presenta un algoritmo de estimación lineal y otro algoritmo de estimación lineal secuencial capaces de caracterizar la información instantánea de un canal. Para la implementación y el desarrollo de los algoritmos de estimación se utiliza un modelo matemático en banda base discreto del canal (canal TDL) y se realizan suposiciones sobre el tiempo de coherencia y rango del modelo. Se desarrolló, a través del software Matlab y el toolbox de comunicaciones, una simulación para un canal real inalámbrico y se ajustaron algunos parámetros (como la tasa de datos, esquema de modulación, dispersión de Doppler) de la simulación de acuerdo al esquema de comunicaciones del proyecto SUCHAI, proyecto que tiene como objetivo diseñar y construir un satélite tipo cubesat y lanzarlo en órbita. Frente a estas simulaciones se hicieron múltiples realizaciones para medir el desempeño instantáneo y estadístico de los estimadores. Se desarrollaron métricas para evaluar el comportamiento de cada estimador. El rendimiento se evaluó obteniendo las características estadísticas del estimador: como la varianza y el error cuadrático medio entre la media del estimador y el valor real de la simulación; y las características estadísticas del canal estimado: como la correlación de estados y los parámetros K y Omega de la distribución Riciana. Se comparó el rendimiento de ambos estimadores, llegando a la conclusión que ambos son capaces de estimar un canal con las cualidades simuladas, sin embargo el estimador secuencial presenta ventajas en rendimiento e implementación por hardware. A través de las simulaciones se definieron límites, de tiempo de coherencia y relación señal a ruido, para los cuales cada estimador produce un buen resultado. Finalmente, se desarrollaron funciones de estimación directa (lineal y secuencial) capaces caracterizar un canal en función de las señales enviada y recibida, junto con algunos parámetros del canal como el tiempo de coherencia, rango del modelo y frecuencia de muestreo. Se desarrolló, también, una metodología para obtener los parámetros necesarios para las funciones.

Ingeniero Civil Electricista / En el contexto de las Ciencias Aeroespaciales, surge la necesidad de disponer al alcance de universidades y otros organismos la posibilidad de realizar investigación en el área sin requerir inversiones costosas y planificaciones de largo plazo. Esta idea se concreta actualmente en el lanzamiento de pequeños satélites agrupados bajo el estándar CubeSat. El proyecto SUCHAI, del Departamento de Ingeniería Eléctrica, busca poner en órbita el primer satélite de este tipo desarrollado por una Universidad chilena. Las severas limitaciones de peso, tamaño y recursos de estos satélites impone varios desafíos para mantenerlos funcionales en su órbita. La comunicación con la estación terrestre, desde donde se envían y reciben señales, es crítica para dicho fin. Varios elementos afectan el enlace, como son la alta velocidad de traslación del satélite y el ruido introducido por fenómenos climáticos y la ionosfera. Esto lleva a la necesidad de evaluar mecanismos para minimizar la corrupción en la información transmitida, entre los cuales son de amplia aplicación los esquemas de codificación. En el contexto del proyecto SUCHAI, este trabajo tiene por objetivos evaluar estrategias de control de errores adecuadas para el entorno descrito, acotando el estudio a los esquemas de codificación algebraica, e implementar aquella que se ajuste mejor a los requisitos impuestos. La evaluación realizada abarca la simulación de algunas estrategias de codificación, bajo esquemas de modulación en frecuencia y en fase binarios cuyos resultados indican que el código convolucional reduce significativamente los errores en la transmisión. Esto motiva la implementación de un esquema convolucional en un módulo FPGA Spartan-3E de Xilinx, la que se realizó parcialmente en el software ISE. Con los logros alcanzados, se presentan desafíos de implementación completa y eficiente del código convolucional, realización de pruebas bajo condiciones más realistas a las simuladas, o la evaluación de otros esquemas de codificación y modulación bajo modelos de canal más representativos.

Ingeniero Civil Eléctrico / El estándar de nanosatélites Cubesat fue pensado para facilitar el desarrollo de pequeños proyectos espaciales con fines científicos y educacionales, a un bajo costo y en cortos periodos de tiempo. Siguiendo esta línea, la Facultad de Ciencias Físicas y Matemáticas de la Uni- versidad de Chile ha impulsado el proyecto SUCHAI, que consiste en implementar, poner en órbita y operar el primer satélite desarrollado por una universidad del país. El computador a bordo de la aeronave, que consiste un sistema embebido de limitada capacidad de cómputo, escasa memoria y bajo consumo de energía, debe ejecutar el software de vuelo que controlará sus operaciones una vez en órbita. El objetivo de este trabajo es el diseño e implementación de este software para el satélite SUCHAI, como una solución confiable, flexible y extensible que sea la base para futuras misiones aeroespaciales. El diseño del software consiste en una estructura de tres capas, que consigue dividir el problema convenientemente. La de más bajo nivel considera los controladores de hardware, la capa intermedia alberga al sistema operativo, y la de nivel superior, contiene los detalles de la aplicación requerida específicamente para este sistema. Para la arquitectura de la capa de aplicación, se estudia y aplica el concepto de patrón de diseño, en específico, se realiza una adaptación de command pattern. De esta manera, el satélite se concibe como un ejecutor de comandos genéricos y se obtiene una solución mantenible, modificable y extensible en el tiempo, mediante la programación de los comandos concretos que sean requeridos. La implementación se realiza sobre un PIC24F y considera controladores para los periféricos I2C, RS232 y SPI, así como para los subsistemas de radiocomunicaciones y energía. Se decide utilizar el sistema operativo FreeRTOS, como capa intermedia, lo que permite contar con el procesamiento concurrente de tareas, herramientas de temporización y sincronización. Se ha puesto especial énfasis en la implementación de la arquitectura planteada para la capa de aplicación, consiguiendo un software capaz de ejecutar una serie de comandos, programados para cumplir los requerimientos operacionales del proyecto, lo cual representa el método principal para extender sus funcionalidades y adecuarse a futuras misiones. Para probar y verificar el sistema desarrollado, se ha utilizado la técnica denominada hardware on the loop simulation. Se han obteniendo datos de funcionamiento, bajo condiciones de operación hipotéticas, a través del registro generado por la consola serial. Con esto se verifican los requerimientos operacionales de la misión, con resultados exitosos, obteniendo el sistema base y funcional del satélite. Como trabajo futuro, se utilizará este software para integrar el resto de los sistemas del satélite SUCHAI, demostrando su capacidad de adaptación y extensión, en un paso previo a la prueba final: funcionar adecuadamente en el espacio exterior.

El avance tecnológico en los medios de radiodifusión durante las últimas dos décadas ha sido realmente asombroso. Se cuenta con una normativa digital para televisión que permite transmisión en alta definición y múltiples contenidos simultáneos en una misma estación emisora. De manera similar, en el caso de la radiodifusión sonora, la norma digital para onda media y onda corta otorga una calidad antes impensada. Un factor decisivo que posibilitó estos avances fue la invención de los Sintetizadores Digitales Directos (DDS). Este trabajo presenta el desarrollo de un prototipo de transmisor de frecuencia modulada basado en DDS. Para concretar este proyecto fue necesario estudiar en profundidad varios aspectos relevantes del tema, entre los que se destacan: fundamentos teóricos de DDS y su aplicación práctica, metodología de modulación digital de frecuencia, normativa para transmisores de radiodifusión FM, y técnicas de electrónica analógica en radiofrecuencias. Una vez ideado el prototipo se procedió a investigar las componentes electrónicas que ofrece el mercado para obtener un diseño realizable, accesible económicamente y acorde a las exigencias de la legislación vigente, el que posteriormente fue diseñado de manera modular, facilitando la utilización del hardware obtenido en proyectos futuros. Dado los costos involucrados en el proyecto y la disponibilidad en el mercado de sintetizadores PLL de excelente calidad, se concluye que las ventajas de los sistemas DDS para transmisión FM analógica no justifican la inversión completa. Esto se debe al elevado costo de la electrónica encargada de programar la frecuencia del DDS en tiempo real. A pesar de lo anterior, en este trabajo se implementó la electrónica del prototipo de sin considerar el sistema de programación del DDS, dado su elevado costo. Así, se cuenta con un transmisor convencional operativo, obtenido con el mismo hardware diseñado para el transmisor con DDS heterodino de doble conversión, y una plataforma de síntesis digital directa operativa, aptos para futuros proyectos.

Una de las tecnologías actuales que está causando gran impacto en la vida de las personas con discapacidad motora severa es el Interfaz Cerebro-Máquina(BMI, por sus siglas en inglés), sistema que permite convertir pensamiento o intención de movimiento de una persona en medios de comunicación y comandos de control de dispositivos, logrando independencia para el usuario. Sin embargo, los equipos actuales dependen de una PC que realice el procesamiento de las señales cerebrales, lo que dificulta que el sistema sea portable y de bajo costo. La presente tesis estudia y propone el uso de un sistema embebido (microcomputadora) como alternativa al uso de la PC en el BMI. Las microcomputadoras a diferencia de las PC comunes, son diseñadas para ciertos propósitos específícos, esto presenta una reducción de costo y mayor portabilidad del equipo. Con ello se pretende contribuir al desarrollo de esta nueva tecnología en el Perú haciéndolo accesible para personas de escasos recursos, lo que impactaría en la mejora de calidad de vida de las personas con discapacidad motora severa. Los resultados muestran que el sistema embebido Odroid-xu4(que cuesta 20 veces menos y es 45 veces mas liviano) puede realizar el entrenamiento de los algoritmos y el procesamiento en tiempo real de señales EEG con la misma tasa de acierto que la laptop, tardando aproximadamente 9 veces más; sin embargo estos tiempos son mínimos para aplicaciones del interfaz cerebro-máquina por lo que se demuestra que el Odroid-xu4 puede ser usado como equipo de procesamiento para una BMI portable, confiable y de bajo costo. / Tesis