Spelling suggestions: "subject:"processadores dde rede"" "subject:"processadores dee rede""
1 |
[en] A LIBRARY FOR THE CREATION OF NETWORK-PROCESSORS-BASED VIRTUAL MACHINES / [pt] UMA BIBLIOTECA PARA CRIAÇÃO DE MÁQUINAS VIRTUAIS BASEADAS EM PROCESSADORES DE REDETELVIO MARTINS DE MELLO 27 June 2005 (has links)
[pt] O objetivo deste trabalho é estudar, propor e implementar
uma ferramenta
que permita a experimentação com arquiteturas que sigam o
paradigma de
Processadores de Rede - Network Processors (NP). Com esse
intuito, foi
implementada uma biblioteca de objetos genéricos que
permite emular os
diversos componentes de hardware (tais como memórias,
registradores,
unidades de controle, unidades lógico-aritméticas, etc.)
presentes em
arquiteturas especificas para o processamento de
protocolos. A conjunção
desses componentes permite gerar máquinas virtuais que
podem ser exercitadas
para testar ou verificar o funcionamento das mais diversas
operações nesses
ambientes. Além da biblioteca, são apresentados três
estudos de casos distintos:
o primeiro mostrando um processador criado para teste e os
outros dois
implementam arquiteturas baseadas no processador MCS85 e no
núcleo ARM
do Processador IXP, todos com o intuito de validar e
mostrar a utilidade prática
da ferramenta. / [en] The aim of this work is to study, propose and implement a
tool
that allows the experimentation with architectures that
follow the
Network Processors (NP) paradigm. A generic object library
was
implemented, allowing the emulation of the various hardware
components, such
as memories, registers, arithmetic-and-logical units,
control units etc., that are commonly used within specific
architectures for
protocol processing. The integrated usage of these
components will
provide an environment where virtual machines can be
created and tested
to verify the behavior of many different operations.
Besides the library
itself, three use cases are presented to validate and show
the utility of
the tool: the first is an implementation of a processor
created just for the sake of
testing and the other two are implementations of
architectures based on the
MCS85 processor and on the ARM kernel of the Intel IXP
Network Processor.
|
2 |
Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício. / An analytical deterministic methodology for the performance evaluation of network processors deployed as systems-on-chip.Faria, Frederico de 26 June 2007 (has links)
O grande aumento da capacidade de integração de transistores em um único circuito integrado tem exigido grande e constante evolução na metodologia de projeto e práticas de implementação de sistemas eletrônicos embarcados. Tal capacidade de integração resultou no surgimento de sistemas sobre silício (SoCs). O projeto de tais sistemas, mais complexos que seus predecessores, alteram significativamente os fluxos tradicionais de concepção de sistemas, fazendo surgir estratégias tais quais reuso, projetos orientados a plataformas, assim como modelagens e simulações em diferentes níveis de abstração. Um dos diferentes níveis de abstração estudados é o analítico, onde os sistemas são modelados através de representações abstratas. A adoção de modelos analíticos apresenta vantagens, como alta velocidade de execução (permitindo um grande número de análises de modelos diferentes) e facilidade de alteração. No entanto, por se tratarem de modelagens distantes, em termos de abstração, de implementações reais, podem oferecer prognósticos não exatos. Faz-se então necessária a investigação de metodologias que tenham como propósito o aperfeiçoamento de tais modelos em termos de acurácia e fidelidade. O presente trabalho apresenta uma metodologia de modelagem analítica para avaliação de desempenho de sistemas-sobre-silício orientada a aplicação de processadores de redes de pacotes. A metodologia de Network Calculus, a ser implementada nos estágios iniciais de projeto de sistemas-sobre-silício baseados em plataforma, contribui para reduzir o espaço de avaliação de projeto. Trata do equacionamento analítico de representações abstratas das cargas de entrada e também da capacidade de processamento de recursos, visando obter prognósticos mais pessimistas e mais otimistas de parâmetros como latência, requisição de buffer e utilização do sistema, descrito de modo abstrato através de grafos. / The great increase in terms of integration capacity of transistors on integrated circuits has demanded great and constant evolution in the design methodology and practical implementation of embedded electronic systems. Such capacity of integration resulted in the sprouting of systems-on-chips (SoCs). The design of such systems, more complex than their predecessors, significantly changes the traditional flow in the conception of systems, bringing up strategies such like reuse, platform based design, as well as modeling and simulation in different abstraction levels. One of the different abstraction levels under study is the analytical one, where the systems are shaped through abstract representations. The adoption of analytical models presents advantages, such as high speed of execution (allowing a great number of analyses of different models) and easiness for alteration. However, due to their distant representation models, in terms of abstraction, from real implementations, they cannot offer accurate prognostics on several design metrics. Therefore, it is necessary the investigation on methodologies aiming to the enhancement of such models in terms of accuracy and fidelity. The present work shows a methodology of analytical modeling for evaluation of system-on-chip performance guided to the application of network processors of packages. The methodology of Network Calculus, to be implemented in the initial steps of of system-on-chip´s design cycle, contributes to reduce the design space exploration. It deals with the building of analytical equations for abstract representations of workloads and also the processing capacity of resources, aiming at to get most pessimistic and most optimistic prognostics of parameters such like latency, buffer requirements and the system utilization, described in abstract way through graphs.
|
3 |
Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício. / An analytical deterministic methodology for the performance evaluation of network processors deployed as systems-on-chip.Frederico de Faria 26 June 2007 (has links)
O grande aumento da capacidade de integração de transistores em um único circuito integrado tem exigido grande e constante evolução na metodologia de projeto e práticas de implementação de sistemas eletrônicos embarcados. Tal capacidade de integração resultou no surgimento de sistemas sobre silício (SoCs). O projeto de tais sistemas, mais complexos que seus predecessores, alteram significativamente os fluxos tradicionais de concepção de sistemas, fazendo surgir estratégias tais quais reuso, projetos orientados a plataformas, assim como modelagens e simulações em diferentes níveis de abstração. Um dos diferentes níveis de abstração estudados é o analítico, onde os sistemas são modelados através de representações abstratas. A adoção de modelos analíticos apresenta vantagens, como alta velocidade de execução (permitindo um grande número de análises de modelos diferentes) e facilidade de alteração. No entanto, por se tratarem de modelagens distantes, em termos de abstração, de implementações reais, podem oferecer prognósticos não exatos. Faz-se então necessária a investigação de metodologias que tenham como propósito o aperfeiçoamento de tais modelos em termos de acurácia e fidelidade. O presente trabalho apresenta uma metodologia de modelagem analítica para avaliação de desempenho de sistemas-sobre-silício orientada a aplicação de processadores de redes de pacotes. A metodologia de Network Calculus, a ser implementada nos estágios iniciais de projeto de sistemas-sobre-silício baseados em plataforma, contribui para reduzir o espaço de avaliação de projeto. Trata do equacionamento analítico de representações abstratas das cargas de entrada e também da capacidade de processamento de recursos, visando obter prognósticos mais pessimistas e mais otimistas de parâmetros como latência, requisição de buffer e utilização do sistema, descrito de modo abstrato através de grafos. / The great increase in terms of integration capacity of transistors on integrated circuits has demanded great and constant evolution in the design methodology and practical implementation of embedded electronic systems. Such capacity of integration resulted in the sprouting of systems-on-chips (SoCs). The design of such systems, more complex than their predecessors, significantly changes the traditional flow in the conception of systems, bringing up strategies such like reuse, platform based design, as well as modeling and simulation in different abstraction levels. One of the different abstraction levels under study is the analytical one, where the systems are shaped through abstract representations. The adoption of analytical models presents advantages, such as high speed of execution (allowing a great number of analyses of different models) and easiness for alteration. However, due to their distant representation models, in terms of abstraction, from real implementations, they cannot offer accurate prognostics on several design metrics. Therefore, it is necessary the investigation on methodologies aiming to the enhancement of such models in terms of accuracy and fidelity. The present work shows a methodology of analytical modeling for evaluation of system-on-chip performance guided to the application of network processors of packages. The methodology of Network Calculus, to be implemented in the initial steps of of system-on-chip´s design cycle, contributes to reduce the design space exploration. It deals with the building of analytical equations for abstract representations of workloads and also the processing capacity of resources, aiming at to get most pessimistic and most optimistic prognostics of parameters such like latency, buffer requirements and the system utilization, described in abstract way through graphs.
|
4 |
[en] GENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS / [pt] GERAÇÃO DE INTELIGÊNCIA ÓPTICA EM REDES ETHERNET / IPHENRIQUE JOSE PINTO PORTELA DA SILVA 06 July 2005 (has links)
[pt] O principal objetivo desta dissertação consiste na geração
de novas
funcionalidades inteligentes em redes ópticas associadas
aos protocolos IP e
Gigabit Ethernet, através da utilização de circuitos
integrados programáveis
operando na taxa do Gigabit. A padronização Ethernet é
apresentada através
das camadas PHY e MAC, destacando suas funções, interfaces
e os tipos de
chips disponíveis no mercado. A camada PHY do padrão
Ethernet para meios
ópticos é detalhada. Algumas tecnologias de chips são
discutidas, entre elas o
crescimento dedicado, os ASICs, as NPUs e as tecnologias
programáveis:
FPGAs e CPLDs. O conceito de inteligência óptica e o perfil
de camadas
equivalentes associados a este conceito são introduzidos.
Um novo elemento de
rede dedicado à inserção de sinalização na camada óptica é
apresentado,
destacando-se sua estrutura, sua realização, seu
detalhamento para utilização
em redes. Diversas montagens experimentais com o elemento
desenvolvido são
utilizadas para demonstrar as características do sistema,
entre elas a eficiência
da utilização da tecnologia de FPGAs e a transparência da
inteligência na
camada óptica para o padrão Ethernet. / [en] The main objective of this work is the generation of new
functionalities in
optical networks, associated to the Ethernet and IP
protocols, by the use of
programmable integrated circuits operating in Gigabit
rates. The Ethernet
standard is presented through its PHY and MAC layers,
highlighting its functions,
interfaces and the types of commercially available ICs. The
Ethernet standard
PHY layer for optical media is described. Some IC
technologies are discussed,
such as dedicated growth, ASICs, NPUs and the programmable
technologies:
FPGAs e CPLDs. The concept of built-in optical intelligence
and a new layers
model associated to it are presented. A new network
element, dedicated to the
insertion of signaling in the optical layer is also
presented, and special attention is
dedicated to its structure, to its implementation and to
the aspects of its use in
networks. Several experimental setups using the developed
element are shown,
demonstrating the characteristics of the system,
particularly the efficiency
obtained by the use of FPGA technology and the transparency
of the optical
intelligence with respect to the Ethernet standard.
|
Page generated in 0.0744 seconds