This work focuses on the evaluation of the feasibility to employ silicon (Si) nanowire based parallel arrays of Schottky-barrier field effect transistors (SB-FETs) as transducers for potentiometric biosensors and their overall performance as building blocks for novel functional electronics. Nanowire parallel arrays of SB-FETs were produced and electrically characterized during this work. Nominally undoped Si nanowires with mean diameter of 20nm were synthesized by chemical vapor deposition (CVD) driven bottom-up growth and subsequently transferred via a printing process to Si/SiO2 chip substrates. Thereby, dense parallel aligned nanowire arrays are created. After dry oxidation of the nanowires, standard photolithography and deposition methods are employed to contact several hundred nanowires with interdigitated Ni electrodes in parallel. A silicidation step is used to produce axially intruded Ni-silicide (metallic) phases with a very abrupt interface to the Si (semiconducting) segment. Acting as front gate dielectric, the chip surface is entirely covered by an Al2O3 layer. For sensor applications, this layer further serves as electrical isolation of the electrodes and protects them from corrosion in electrolytes. Fabricated devices are part of the SOI (Si on insulator) transistor family with top (front) and back gate and exhibit ambipolar rectifying behavior. The top gate exhibits omega geometry with a 20nm thin Al2O3 dielectric, the back gate planar geometry with a 400nm thick SiO2 dielectric. The influence of both gates on the charge transport is summarized in the statistical analysis of transfer and output characteristic for 7 different lengths (for each 20 devices) of the Si conduction channel. A nonlinear scaling of on-currents and transconductance with channel length is revealed. Off-currents are influenced from both p- and n-type conduction at the same time. Increasing lateral electric fields (LEF) lead to a decline of suppression capability of both p- and n-currents by a single gate. This is reflected in a deteriorated swing and higher off-current towards decreasing channel lengths (increasing LEF). However, by individual gating of Schottky junction and channel, p- and n-type currents can be controlled individually. Both charge carrier types, p and n, can be suppressed efficiently at the same time leading to low off-currents and high on/off current ratio for all investigated channel lengths. This is achieved by a combined top and back double gate architecture, for which the back gate controls the Schottky junction resistance. It is demonstrated that a fixed high Schottky junction serial resistance, severely impairs the transconductance. However, the transconductance can be significantly increased by lowering this resistance via the back gate, enhancing the transducer performance significantly. Al2O3 covered SB-FETs were employed as pH sensors to evaluate their performance and signal to noise ratio (SNR). Current modulation per pH was observed to be directly proportional to the transconductance. The transistor related signal to noise ratio (SNR) is thus proportional to the transconductance to current noise ratio. Device noise was characterized and found to limit the SNR already below the peak transconductance regime. Statistical analysis showed that the nanowire SB-FET transconductance and noise both scale proportional with the current. Therefore, the SNR was found to be independent on the nanowire channel lengths under investigation. The high process yield of nanowire SB-FET parallel array fabrication close to hundred percent enables this platform to be used for simple logic and biosensor elements. Because of the low fabrication temperatures needed, the foundation is laid to produce complementary logic with undoped Si on flexible substrates. For previously reported results, the presence of Schottky junctions severely impaired the transconductance, restricting the applicability of SB-FETs as transducers. This work shows, that an electric decoupling of the Schottky junction can reduce these restrictions, making SB-FETs feasible for sensor applications. / Diese Dissertation ist der Bewertung von Silizium (Si) Nanodraht basierten Parallelschaltungen von Schottky-Barrieren-Feld-Effekt-Transistoren (SB-FETs) als Wandler für potentiometrische Biosensoren und deren generelle Leistungsfähigkeit als Bauelement neuartiger funktioneller Elektronik gewidmet. In dieser Arbeit wurden Parallelschaltungen von Nanodraht SB-FETs hergestellt und elektrisch charakterisiert. Nominell undotierte Si Nanodrähte mit durchschnittlichem Durchmesser von 20nm wurden mittels chemischer Dampfphasenabscheidung (CVD) synthetisiert und anschließend durch einen Druckprozess auf ein Si/SiO2 Chip-Substrat transferiert. Damit wurden dicht gepackte, parallel ausgerichtete Nanodraht Schichten erzeugt. Nach Trockenoxidation der Nanodrähte wurden diese mit Standard Lithographie und Abscheidungsmethoden mit interdigitalen Nickel (Ni) Elektroden als Parallelschaltung kontaktiert. Durch einen Temperprozess bilden sich axial eindiffundierte metallische Ni-Silizid-Phasen, mit einer sehr abrupten Grenzfläche zum halbleitenden Si Segments des Nanodrahts. Die Chipoberfläche wird vollständig mit einer Al2O3-Schicht bedeckt, welche als Frontgate-Dielektrikum oder als elektrische Isolation und Korrosionsschutzschicht für Elektroden in Elektrolytlösungen im Falle der Sensoranwendungen dient. Die hier gezeigten Bauelemente sind Teil der SOI (Si on insulator) Transistoren-Familie mit Top- (Front) und Backgate und zeigen ein ambipolares Schaltverhalten. Die Topgates besitzen eine Omega-Geometrie mit 20nm dickem Al2O3 Dielektrikum, das Backgate eine planare Geometrie mit 400nm dickem SiO2 Dielektrikum. Der Einfluss beider Gates auf den Ladungstransport ist in einer statistischen Analyse der Transfer- und Output-Charaktersitiken für 7 unterschiedliche Si-Leitungskanallängen zusammengefasst. Eine nichtlineare Skalierung von Strom und Transkonduktanz mit Leitungskanallänge wurde aufgedeckt. Die Ströme im Aus-Zustand des Transistors sind durch das Vorhandensein gleichzeitiger p- als auch n-Typ Leitung bestimmt. Die Zunahme lateraler elektrischer Felder (LEF) führt zu einem Verlust des gleichzeitigen Ausschaltvermögens von p- und n-Strömen bei Ansteuerung mit einem einzelnen Gate. Dies äußert sich durch einen graduell verschlechterten Swing und höheren Strom im Aus-Zustand bei verringerter Leitungskanallänge (gleichbedeutend mit erhöhten LEF). Durch eine getrennte Ansteuerung von Schottky-Kontakt und Leitungskanal lassen sich p- and n-Leitung jedoch unabhängig voneinander kontrollieren. Beide Ladungsträgertypen können so simultan effizient unterdrückt werden, was zu einem geringen Strom im Aus-Zustand und einem hohen An/Aus- Stromverhältnis für alle untersuchten Kanallängen führt. Dies wird durch eine Gatearchitektur mit kombiniertem Top- und Backgate erreicht, bei der das Backgate den Ladungstransport durch den Schottky-Kontakt und dessen Serienwiderstand kontrolliert. Es wird gezeigt, dass ein konstant hoher Schottky-Kontakt bedingter Serienwiderstand die Transkonduktanz erheblich vermindert. Jedoch kann die Transkonduktanz im höchsten Maße durch eine Herabsetzung des Serienwiderstandes durch das Backgate gesteigert werden. Dies erhöht die Leistungsfähigkeit des SB-FET als Wandler deutlich. Al2O3 oberflächenbeschichtete SB-FETs wurden als pH-Sensoren erprobt, um deren Tauglichkeit und Signal-zu-Rausch-Verhältnis (SNR) zu evaluieren. Die Strommodulation pro pH-Wert konnte als direkt proportional zur Transkonduktanz bestätigt werden. Das Transistor bedingte SNR ist daher proportional zum Verhältnis von Transkonduktanz und Stromrauschen. Bei der Analyse des Transistorrauschens wurde festgestellt, dass dieses das SNR bereits bei einer niedrigeren Transkonduktanz als der maximal Möglichen limitiert. Eine statistische Auswertung zeigte, dass sowohl SB-FET Transkonduktanz als auch Stromrauschen proportional zu dem Transistorstrom skalieren. Somit ist deren Verhältnis unabhängig von der Nanodraht-Leitungskanallänge, im hier untersuchten Rahmen. Die geringe Ausschuss bei der Fabrikation der Nanodraht SB-FET-Parallelschaltungen ermöglicht eine Nutzung dieser Plattform für simple Logik und Biosensorelemente. Durch die geringen Prozesstemperaturen wurde die Grundlage geschaffen, komplementäre Logik mit undotiertem Si auf flexiblen Substraten zu fertigen. Vorangegangene Resultate zeigte eine verminderte Transkonduktanz durch die Präsenz von Schottky-Barrieren, was die Anwendbarkeit von SB-FETs als Wandler einschränkt. Diese Arbeit zeigt, dass eine elekrtische Entkopplung der Schottky-Kontakte zu einer Aufhebung dieser Beschränkung führen kann und somit den Einsatz von SB-FETs als praktikable Wandler für Sensoranwendungen zulässt.

En raison de l'attrait croissant pour les applications haute tension, haute tempé-rature et haute fréquence, le carbure de silicium (SiC) continue d'attirer l'attention du monde entier comme l'un des candidats les plus compétitifs pour remplacer le sili-cium dans le champ électrique de puissance. Entre-temps, il est important de carac-tériser les défauts des semi-conducteurs et d'évaluer leur influence sur les dispositifs de puissance puisqu'ils sont directement liés à la durée de vie du véhicule porteur. De plus, la fiabilité, qui est également affectée par les défauts, devient une question incontournable dans le domaine de l'électricité de puissance.Les défauts, y compris les défauts ponctuels et les défauts prolongés, peuvent introduire des niveaux d'énergie supplémentaires dans la bande passante du SiC en raison de divers métaux comme le Ti, le Fe ou le réseau imparfait lui-même. En tant que méthode de caractérisation des défauts largement utilisée, la spectroscopie à transitoires en profondeur (DLTS) est supérieure pour déterminer l'énergie d'activa-tion Ea , la section efficace de capture Sigma et la concentration des défauts Nt ainsi que le profil des défauts dans la région d'épuisement grâce à ses divers modes de test et son analyse numérique avancée. La détermination de la hauteur de la barrière Schottky (HBS) prête à confusion depuis longtemps. Outre les mesures expérimentales selon les caractéristiques I-V ou C-V, différents modèles ont été proposés, de la distribution gaussienne du HBS au modèle de fluctuation potentielle. Il s'est avéré que ces modèles sont reliés à l'aide d'une hauteur de barrière à bande plate Phi_BF . Le tracé de Richardson basé sur Phi_BF ainsi que le modèle de fluctuation potentielle deviennent un outil puissant pour la caractérisation HBS. Les HBSs avec différents contacts métalliques ont été caractéri-sés, et les diodes à barrières multiples sont vérifiées par différents modèles. Les défauts des électrons dans le SiC ont été étudiés avec des diodes Schottky et PiN, tandis que les défauts des trous ont été étudiés dans des conditions d'injec-tion forte sur des diodes PiN. 9 niveaux d'électrons et 4 niveaux de trous sont com-munément trouvés dans SiC-4H. Une relation linéaire entre le Ea extrait et le log(sigma) indique l'existence de la température intrinsèque de chaque défaut. Cependant, au-cune différence évidente n'a été constatée en ce qui concerne l'inhomogénéité de la barrière à l'oxyde d'éther ou le métal de contact. De plus, les pièges à électrons près de la surface et les charges positives fixes dans la couche d'oxyde ont été étudiés sur des MOSFET de puissance SiC par polarisation de porte à haute température (HTGB) et dose ionisante totale (TID) provoquées par irradiation. Un modèle HTGB-assist-TID a été établi afin d'ex-plain l'effet de synergie. / Due to the increasing appeal to the high voltage, high temperature and high fre-quency applications, Silicon Carbide (SiC) is continuing attracting world’s attention as one of the most competitive candidate for replacing silicon in power electric field. Meanwhile, it is important to characterize the defects in semiconductors and to in-vestigate their influences on power devices since they are directly linked to the car-rier lifetime. Moreover, reliability that is also affected by defects becomes an una-voidable issue now in power electrics. Defects, including point defects and extended defects, can introduce additional energy levels in the bandgap of SiC due to various metallic impurities such as Ti, Fe or intrinsic defects (vacancies, interstitial…) of the cristalline lattice itself. As one of the widely used defect characterization method, Deep Level Transient Spectroscopy (DLTS) is superior in determining the activation energy Ea , capture cross section sigma and defect concentration Nt as well as the defect profile in the depletion region thanks to its diverse testing modes and advanced numerical analysis. Determination of Schottky Barrier Height (SBH) has been confusing for long time. Apart from experimental measurement according to I-V or C-V characteristics, various models from Gaussian distribution of SBH to potential fluctuation model have been put forward. Now it was found that these models are connected with the help of flat-band barrier height Phi_BF . The Richardson plot based on Phi_BF along with the potential fluctuation model becomes a powerful tool for SBH characterization. SBHs with different metal contacts were characterized, and the diodes with multi-barrier are verified by different models. Electron traps in SiC were studied in Schottky and PiN diodes, while hole traps were investigated under strong injection conditions in PiN diodes. 9 electron traps and 4 hole traps have been found in our samples of 4H-SiC. A linear relationship between the extracted Ea and log(sigma) indicates the existence of the intrinsic temper-ature of each defects. However, no obvious difference has been found related to ei-ther barrier inhomogeneity or contact metal. Furthermore, the electron traps near in-terface and fixed positive charges in the oxide layer were investigated on SiC power MOSFETs by High Temperature Gate Bias (HTGB) and Total Ionizing Dose (TID) caused by irradiation. An HTGB-assist-TID model was established in order to ex-plain the synergetic effect.

The downscaling of transistors is assumed to come to an end within the next years, and the semiconductor nonvolatile memories are facing the same physical downscaling challenge. Therefore, it is necessary to consider new computing paradigms and new memory concepts. Resistive switching devices (also referred to as memristive switches) are two-terminal passive device, which offer a nonvolatile switching behavior by applying short bias pulses. They have been considered as one of the most promising candidates for next generation memory and nonvolatile logic applications. They provide the possibility to carry out the information processing and storage simultaneously using the same resistive switching device. This dissertation focuses on the fabrication and characterization of BiFeO3 (BFO)-based metal-insulator-metal (MIM) devices in order to exploit the potential applications in nonvolatile memory and nonvolatile reconfigurable logics. Electroforming-free bipolar resistive switching was observed in MIM structures with BFO single layer thin film. The resistive switching mechanism is understood by a model of a tunable bottom Schottky barrier. The oxygen vacancies act as the mobile donors which can be redistributed under the writing bias to change the bottom Schottky barrier height and consequently change the resistance of the MIM structures. The Ti atoms diffusing from the bottom electrode act as the fixed donors which can effectively trap and release oxygen vacancies and consequently stabilize the resistive switching characteristics. The resistive switching behavior can be engineered by Ti implantation of the bottom electrodes. MIM structures with BiFeO3/Ti:BiFeO3 (BFO/BFTO) bilayer thin films show nonvolatile resistive switching behavior in both positive and negative bias range without electroforming process. The resistance state of BFO/BFTO bilayer structures depends not only on the writing bias, but also on the polarity of reading bias. For reconfigurable logic applications, the polarity of the reading bias can be used as an additional logic variable, which makes it feasible to program and store all 16 Boolean logic functions simultaneously into the same single cell of BFO/BFTO bilayer MIM structure in three logic cycles. / Die Herunterskalierung von Transistoren für die Informationsverarbeitung in der Halbleiterindustrie wird in den nächsten Jahren zu einem Ende kommen. Auch die Herunterskalierung von nichtflüchtigen Speichern für die Informationsspeicherung sieht ähnlichen Herausforderungen entgegen. Es ist daher notwendig, neue IT-Paradigmen und neue Speicherkonzepte zu entwickeln. Das Widerstandsschaltbauelement ist ein elektrisches passives Bauelement, in dem ein der Widerstand mittels elektrischer Spannungspulse geändert wird. Solche Widerstandsschaltbauelemente zählen zu den aussichtsreichsten Kandidaten für die nächste Generation von nichtflüchtigen Speichern sowie für eine rekonfigurierbare Logik. Sie bieten die Möglichkeit zur gleichzeitigen Informationsverarbeitung und -speicherung. Der Fokus der vorliegenden Arbeit liegt bei der Herstellung und der Charakterisierung von BiFeO 3 (BFO)-basierenden Metal-insulator-Metall (MIM) Strukturen, um zukünftig deren Anwendung in nichtflüchtigen Speichern und in rekonfigurierbaren Logikschaltungen zu ermöglichen. Das Widerstandsschalten wurde in MIM-Strukturen mit einer BFO-Einzelschicht untersucht. Ein besonderes Merkmal von BFO-basierten MIM-Strukturen ist es, dass keine elektrische Formierung notwendig ist. Der Widerstandsschaltmechnismus wird durch das Modell einer variierten Schottky-Barriere erklärt. Dabei dienen Sauerstoff-Vakanzen im BFO als beweglichen Donatoren, die unter der Wirkung eines elektrischen Schreibspannungspulses nichtflüchtig umverteilt werden und die Schottky-Barriere des Bottom-Metallkontaktes ändern. Dabei spielen die während der Herstellung von BFO substitutionell eingebaute Ti-Donatoren in der Nähe des Bottom-Metallkontaktes eine wesentliche Rolle. Die Ti-Donatoren fangen Sauerstoff-Vakanzen beim Anlegen eines positiven elektrischen Schreibspannungspulses ein oder lassen diese beim Anlegen eines negativen elektrischen Schreibspannungspules wieder frei. Es wurde gezeigt, dass die Ti-Donatoren auch durch Ti-Implantation der Bottom-Elektrode in das System eingebracht werden können. MIM-Strukturen mit BiFeO 3 /Ti:BiFeO 3 (BFO/BFTO) Zweischichten weisen substitutionell eingebaute Ti-Donatoren sowohl nahe der Bottom-Elektrode als auch nahe der Top-Elektrode auf. Sie zeigen nichtflüchtiges, komplementäres Widerstandsschalten mit einer komplementär variierbaren Schottky-Barriere an der Bottom-Elektrode und an der Top-Elektrode ohne elektrische Formierung. Der Widerstand der BFO/BFTO-MIM-Strukturen hängt nicht nur von der Schreibspannung, sondern auch von der Polarität der Lesespannung ab. Für die rekonfigurierbaren logischen Anwendungen kann die Polarität der Lesespannung als zusätzliche Logikvariable verwendet werden. Damit gelingt die Programmierung und Speicherung aller 16 Booleschen Logik-Funktionen mit drei logischen Zyklen in dieselbe BFTO/BFO MIM-Struktur.

Durch Multiskalensimulationen wird der Ladungstransport in nanodrahtbasierten Schottky-Barrieren-Feldeffekt-Transistoren im Materialsystem Ni2Si/Si untersucht. Die Bedingungen an die Genauigkeit der verwendeten Eingangsparameter werden bestimmt und Vorhersagen über optimale Material- und Geräteparameter werden getroffen. Es wird die Frage beantwortet, ob die Bestimmung von physikalischen Parametern aus einzelnen gemessenen Strom-Spannungs-Kennlinie möglich ist. Der Feldeffekt wird durch Berechnungen auf Basis der Finiten-Elemente-Methode und die resultierenden Stromflüsse durch ein quantenmechanisches Transportmodell ermittelt. In der Untersuchung der geometrischen Eingangsparameter wird gezeigt, dass bis auf den Radius des Nanodrahtes die in einem Experiment zu erwartenden Messfehler keinen drastischen Einfluss auf die Strom-Spannungs-Kennlinie haben. Signifikant ist hingegen der Einfluss der Temperatur, der effektiven Ladungsträgermassen und der Höhe der Schottky-Barriere. Da diese drei Eingangsparameter des betrachteten Systems mit relativ großen Ungenauigkeiten behaftet sind, ist die Bestimmung von physikalischen Parametern aus einzelnen gemessenen Strom-Spannungs-Kennlinien auf die erhoffte Weise nicht möglich. Die Arbeit zeigt auch, dass bereits moderate Veränderungen der Arbeitstemperatur einen bedeutenden Einfluss auf die Strom-Spannungs-Kennlinie haben. Für die Konstruktion von Transistoren mit hoher Stromdichte kann anhand der ermittelten Daten die Verkleinerung der aktiven Region durch Oxidation vorgeschlagen werden.:Kurzfassung/Abstract I Verwendete Symbole IV Verwendete Parameter VI Verwendete Abkürzungen VII 1 Motivation 8 2 Grundlagen 9 2.1 Modellbildung und Simulation 9 2.2 Schottky-Diode 10 2.3 Feldeffekt-Transistor 12 2.4 Feldeffekt-Transistor auf der Basis von Silizium-Nanodrähten 13 3 Methoden 17 3.1 Simulationsmodell 17 3.2 Finite-Elemente-Methode 20 3.3 Landauer-Büttiker-Formalismus 21 3.4 Hamiltonoperator 22 3.5 Transmissionsfunktion 23 3.6 Büttiker Sonde 24 4 Ergebnisse und Diskussion 26 4.1 Implementierung des Simulationsprogrammes 26 4.2 Berechnung der Basis-Strom-Spannungs-Kennlinie 31 4.3 Wahl der Simulationsparameter 35 4.4 Abhängigkeit von geometrischen Parametern 41 4.5 Abhängigkeit von physikalischen Parametern 49 5 Zusammenfassung, Schlussfolgerungen und Ausblick 55 Abbildungsverzeichnis 59 Literatur 62 / Charge transport in nanowire-based Schottky-barrier field-effect transistors in the material system Ni2Si/Si is examined by multi-scale simulations. The requirements for the accuracy of the input parameters are determined and predictions about optimum material and device parameters are made. The question is answered, whether the determination of physical parameters from individual measured current-voltage curves is possible? The field effect is described by calculations based on the finite element method and the resulting currents are calculated with a quantum mechanical transport model. In the study of the geometric input parameters it is shown that experimental uncertainties do not drastically affect the current-voltage characteristic, except from the nanowire radius. However, significant is the influence of the temperature, the effective charge carrier mass and the height of the Schottky-barrier. Since these three input parameters are known only with low experimental accuracy for the considered system, the determination of physical parameters from individual measured current-voltage curves is not possible in the expected way. The results also show that moderate changes of the working temperature have a significant influence on the current-voltage characteristic. For the construction of transistors with high current density the reduction of the active region by oxidation is proposed.:Kurzfassung/Abstract I Verwendete Symbole IV Verwendete Parameter VI Verwendete Abkürzungen VII 1 Motivation 8 2 Grundlagen 9 2.1 Modellbildung und Simulation 9 2.2 Schottky-Diode 10 2.3 Feldeffekt-Transistor 12 2.4 Feldeffekt-Transistor auf der Basis von Silizium-Nanodrähten 13 3 Methoden 17 3.1 Simulationsmodell 17 3.2 Finite-Elemente-Methode 20 3.3 Landauer-Büttiker-Formalismus 21 3.4 Hamiltonoperator 22 3.5 Transmissionsfunktion 23 3.6 Büttiker Sonde 24 4 Ergebnisse und Diskussion 26 4.1 Implementierung des Simulationsprogrammes 26 4.2 Berechnung der Basis-Strom-Spannungs-Kennlinie 31 4.3 Wahl der Simulationsparameter 35 4.4 Abhängigkeit von geometrischen Parametern 41 4.5 Abhängigkeit von physikalischen Parametern 49 5 Zusammenfassung, Schlussfolgerungen und Ausblick 55 Abbildungsverzeichnis 59 Literatur 62

Le carbure de silicium (SiC) possède plusieurs propriétés exceptionnelles comme une large bande interdite, un champ électrique critique et une vitesse de saturation des porteurs élevée pour remplacer le silicium (Si) dans des domaines de fonctionnement jusque-là inaccessibles avec le Si. Un nombre important de démonstrateurs des composants de puissance en SiC faisant état de performances remarquables ainsi que la disponibilité commerciale des composants en SiC confirment la maturité de la filière SiC et montrent les progrès technologiques réalisés au cours des dernières années. Cependant, il existe peu d’études sur les coefficients d’ionisation du SiC, lesquels sont pourtant indispensables pour prévoir précisément la tenue en tension des composants de puissance en SiC. Ce travail contribue donc à mieux déterminer ces coefficients. Pour cela, un bon nombre de diodes spécialement conçues pour la détermination des coefficients d’ionisation du SiC par la technique OBIC (Optical Beam Induced Current) ont été réalisées sur différents wafers de SiC-4H et de SiC-6H, deux polytypes courant du SiC. Cette technique repose sur un faisceau de laser ultraviolet qui génère des paires électrons-trous dans la zone de charge d’espace d’une diode sous test. La mesure du courant résultant permet d’accéder aux coefficients d’ionisation. A partir des mesures OBIC sur les diodes réalisées, nous avons pu déduire les coefficients pour ces deux polytypes du SiC. Plus particulièrement, les coefficients d’ionisation du SiC-4H sont déterminés dans une large gamme de champ électrique grâce aux mesures sur les différents dopages. Les paramètres des coefficients déterminés dans ce travail peuvent être utilisés en conception de dispositifs haute tension pour prédire plus précisément l’efficacité de leur protection périphérique. / Silicon carbide (SiC) has several exceptional properties as a wide band-gap, a high critical electric field and a high saturation velocity of carriers to replace silicon (Si) in the applications previously inaccessible with Si. A significant number of SiC power devices showing outstanding performances and the commercial availability of SiC devices confirm the maturity of SiC industry and show the SiC technological advances in recent years. However, there are few studies on the ionization coefficients in SiC, which nevertheless essential to accurately predict the breakdown voltage of SiC power devices. This work contributes to better determine these coefficients. For this, numerous diodes which are specifically designed for the determination of ionization coefficients in SiC by using OBIC (Optical Beam Induced Current) technique were realized on different wafers of 4H-SiC and 6H-SiC, two usual polytypes of SiC. This technique relies on an ultraviolet laser beam which generates electron-hole pairs in the space charge region of a diode under test. The resulting current measurement provides access to the ionization coefficients. From OBIC measurements performed on the diodes, we were able to deduce the ionization coefficients for the both polytypes of SiC. In particular, the ionization coefficients for 4H-SiC are determined in a wide range of electric field through measurements on devices with different doping level. The parameters of ionization coefficients determined in this work can be used in design of high voltage devices to predict more accurately the efficiency of periphery protections.

This work focuses on the evaluation of the feasibility to employ silicon (Si) nanowire based parallel arrays of Schottky-barrier field effect transistors (SB-FETs) as transducers for potentiometric biosensors and their overall performance as building blocks for novel functional electronics. Nanowire parallel arrays of SB-FETs were produced and electrically characterized during this work. Nominally undoped Si nanowires with mean diameter of 20nm were synthesized by chemical vapor deposition (CVD) driven bottom-up growth and subsequently transferred via a printing process to Si/SiO2 chip substrates. Thereby, dense parallel aligned nanowire arrays are created. After dry oxidation of the nanowires, standard photolithography and deposition methods are employed to contact several hundred nanowires with interdigitated Ni electrodes in parallel. A silicidation step is used to produce axially intruded Ni-silicide (metallic) phases with a very abrupt interface to the Si (semiconducting) segment. Acting as front gate dielectric, the chip surface is entirely covered by an Al2O3 layer. For sensor applications, this layer further serves as electrical isolation of the electrodes and protects them from corrosion in electrolytes. Fabricated devices are part of the SOI (Si on insulator) transistor family with top (front) and back gate and exhibit ambipolar rectifying behavior. The top gate exhibits omega geometry with a 20nm thin Al2O3 dielectric, the back gate planar geometry with a 400nm thick SiO2 dielectric. The influence of both gates on the charge transport is summarized in the statistical analysis of transfer and output characteristic for 7 different lengths (for each 20 devices) of the Si conduction channel. A nonlinear scaling of on-currents and transconductance with channel length is revealed. Off-currents are influenced from both p- and n-type conduction at the same time. Increasing lateral electric fields (LEF) lead to a decline of suppression capability of both p- and n-currents by a single gate. This is reflected in a deteriorated swing and higher off-current towards decreasing channel lengths (increasing LEF). However, by individual gating of Schottky junction and channel, p- and n-type currents can be controlled individually. Both charge carrier types, p and n, can be suppressed efficiently at the same time leading to low off-currents and high on/off current ratio for all investigated channel lengths. This is achieved by a combined top and back double gate architecture, for which the back gate controls the Schottky junction resistance. It is demonstrated that a fixed high Schottky junction serial resistance, severely impairs the transconductance. However, the transconductance can be significantly increased by lowering this resistance via the back gate, enhancing the transducer performance significantly. Al2O3 covered SB-FETs were employed as pH sensors to evaluate their performance and signal to noise ratio (SNR). Current modulation per pH was observed to be directly proportional to the transconductance. The transistor related signal to noise ratio (SNR) is thus proportional to the transconductance to current noise ratio. Device noise was characterized and found to limit the SNR already below the peak transconductance regime. Statistical analysis showed that the nanowire SB-FET transconductance and noise both scale proportional with the current. Therefore, the SNR was found to be independent on the nanowire channel lengths under investigation. The high process yield of nanowire SB-FET parallel array fabrication close to hundred percent enables this platform to be used for simple logic and biosensor elements. Because of the low fabrication temperatures needed, the foundation is laid to produce complementary logic with undoped Si on flexible substrates. For previously reported results, the presence of Schottky junctions severely impaired the transconductance, restricting the applicability of SB-FETs as transducers. This work shows, that an electric decoupling of the Schottky junction can reduce these restrictions, making SB-FETs feasible for sensor applications.:Table of contents 11 List of figures 14 Abbreviations 15 Introduction 17 1 Fundamentals 23 1.1 Bottom up growth of Si nanowires 23 1.2 MOS and Schottky barrier transistor theory 25 1.2.1 MOSFET: Metal Oxide Semiconductor Field Effect Transistor 25 1.2.2 Gate coupling 27 1.2.3 Oxide charges and flatband voltage 29 1.2.4 Charge trapping and charge-voltage hysteresis 30 1.2.5 Schottky barrier 32 1.2.6 SB-FETs 34 1.3 ISFET and BioFET technology 36 1.3.1 ISFET and BioFET working principle 37 1.3.2 Noise in ISFETs 41 2 Fabrication of Schottky barrier FET parallel arrays 43 2.1 Starting point of device fabrication 43 2.2 Parallel array transistor and sensor devices 44 2.2.1 Gold nano particle deposition 45 2.2.2 Bottom-up growth of Si nanowires 46 2.2.3 Nanowire deposition methods 48 Langmuir-Blodgett 48 Adhesion tape transfer 49 Contact printing/ smearing transfer 49 2.2.4 Nanowire oxidation 50 2.2.5 Chip design 51 2.2.6 UV lithography 53 2.2.7 Oxide removal and metal deposition 54 2.2.8 Nanowire silicidation 54 2.2.9 Ionsensitive, top gate dielectric and contact passivation 56 2.2.10 On chip reference electrode 57 3 Electrical characterization 59 3.1 Electrical characterization methods 59 3.2 Transfer characteristics 60 3.2.1 Silicidation: intruded silicide contacts 62 3.2.2 Scaling of the conduction channel length 63 3.2.3 Flatband voltage, built-in potentials, fixed and trapped oxide charge 71 3.2.4 Surface effects on the channel potential of back gated SB-FETs 72 3.3 Charge traps, hysteresis and Vth drifts 73 3.3.1 Screening of back gate fields by water molecules 74 3.3.2 Native oxides: unipolarity by water promoted charge trapping 76 3.3.3 Hysteresis for thermally grown oxide back and top gate devices 78 3.3.4 Hysteresis reduction by post anneal 79 3.4 Output characteristics 80 3.4.1 Unipolar output characteristics of nanowires with native oxide shell 80 3.4.2 Ambipolar output characteristics of nanowires with dry oxidized shell 82 3.5 Temperature dependence 84 3.6 Transistor noise 86 4 pH measurements 91 4.1 Experimental setup and data analysis method 91 4.2 Transfer function in electrolyte with liquid gate 92 4.3 Sensor response on pH 92 4.4 Sensor signal drifts 96 5 Schottky junction impact on sensitivity 97 5.1 Schottky junction electrostatic decoupling in solution 97 5.1.1 Experimental setup in solution 98 5.1.2 SU8/Al2O3 passivated junctions in electrolyte 98 5.2 Meander shaped gates without Schottky junction overlap 101 5.2.1 Separated gating of Schottky junctions and channel 102 5.2.2 Enhanced transducer performance by reduced Schottky junction resistance 104 6 Summary and Outlook 107 List of publications 111 Bibliography 126 Acknowledgements 127 / Diese Dissertation ist der Bewertung von Silizium (Si) Nanodraht basierten Parallelschaltungen von Schottky-Barrieren-Feld-Effekt-Transistoren (SB-FETs) als Wandler für potentiometrische Biosensoren und deren generelle Leistungsfähigkeit als Bauelement neuartiger funktioneller Elektronik gewidmet. In dieser Arbeit wurden Parallelschaltungen von Nanodraht SB-FETs hergestellt und elektrisch charakterisiert. Nominell undotierte Si Nanodrähte mit durchschnittlichem Durchmesser von 20nm wurden mittels chemischer Dampfphasenabscheidung (CVD) synthetisiert und anschließend durch einen Druckprozess auf ein Si/SiO2 Chip-Substrat transferiert. Damit wurden dicht gepackte, parallel ausgerichtete Nanodraht Schichten erzeugt. Nach Trockenoxidation der Nanodrähte wurden diese mit Standard Lithographie und Abscheidungsmethoden mit interdigitalen Nickel (Ni) Elektroden als Parallelschaltung kontaktiert. Durch einen Temperprozess bilden sich axial eindiffundierte metallische Ni-Silizid-Phasen, mit einer sehr abrupten Grenzfläche zum halbleitenden Si Segments des Nanodrahts. Die Chipoberfläche wird vollständig mit einer Al2O3-Schicht bedeckt, welche als Frontgate-Dielektrikum oder als elektrische Isolation und Korrosionsschutzschicht für Elektroden in Elektrolytlösungen im Falle der Sensoranwendungen dient. Die hier gezeigten Bauelemente sind Teil der SOI (Si on insulator) Transistoren-Familie mit Top- (Front) und Backgate und zeigen ein ambipolares Schaltverhalten. Die Topgates besitzen eine Omega-Geometrie mit 20nm dickem Al2O3 Dielektrikum, das Backgate eine planare Geometrie mit 400nm dickem SiO2 Dielektrikum. Der Einfluss beider Gates auf den Ladungstransport ist in einer statistischen Analyse der Transfer- und Output-Charaktersitiken für 7 unterschiedliche Si-Leitungskanallängen zusammengefasst. Eine nichtlineare Skalierung von Strom und Transkonduktanz mit Leitungskanallänge wurde aufgedeckt. Die Ströme im Aus-Zustand des Transistors sind durch das Vorhandensein gleichzeitiger p- als auch n-Typ Leitung bestimmt. Die Zunahme lateraler elektrischer Felder (LEF) führt zu einem Verlust des gleichzeitigen Ausschaltvermögens von p- und n-Strömen bei Ansteuerung mit einem einzelnen Gate. Dies äußert sich durch einen graduell verschlechterten Swing und höheren Strom im Aus-Zustand bei verringerter Leitungskanallänge (gleichbedeutend mit erhöhten LEF). Durch eine getrennte Ansteuerung von Schottky-Kontakt und Leitungskanal lassen sich p- and n-Leitung jedoch unabhängig voneinander kontrollieren. Beide Ladungsträgertypen können so simultan effizient unterdrückt werden, was zu einem geringen Strom im Aus-Zustand und einem hohen An/Aus- Stromverhältnis für alle untersuchten Kanallängen führt. Dies wird durch eine Gatearchitektur mit kombiniertem Top- und Backgate erreicht, bei der das Backgate den Ladungstransport durch den Schottky-Kontakt und dessen Serienwiderstand kontrolliert. Es wird gezeigt, dass ein konstant hoher Schottky-Kontakt bedingter Serienwiderstand die Transkonduktanz erheblich vermindert. Jedoch kann die Transkonduktanz im höchsten Maße durch eine Herabsetzung des Serienwiderstandes durch das Backgate gesteigert werden. Dies erhöht die Leistungsfähigkeit des SB-FET als Wandler deutlich. Al2O3 oberflächenbeschichtete SB-FETs wurden als pH-Sensoren erprobt, um deren Tauglichkeit und Signal-zu-Rausch-Verhältnis (SNR) zu evaluieren. Die Strommodulation pro pH-Wert konnte als direkt proportional zur Transkonduktanz bestätigt werden. Das Transistor bedingte SNR ist daher proportional zum Verhältnis von Transkonduktanz und Stromrauschen. Bei der Analyse des Transistorrauschens wurde festgestellt, dass dieses das SNR bereits bei einer niedrigeren Transkonduktanz als der maximal Möglichen limitiert. Eine statistische Auswertung zeigte, dass sowohl SB-FET Transkonduktanz als auch Stromrauschen proportional zu dem Transistorstrom skalieren. Somit ist deren Verhältnis unabhängig von der Nanodraht-Leitungskanallänge, im hier untersuchten Rahmen. Die geringe Ausschuss bei der Fabrikation der Nanodraht SB-FET-Parallelschaltungen ermöglicht eine Nutzung dieser Plattform für simple Logik und Biosensorelemente. Durch die geringen Prozesstemperaturen wurde die Grundlage geschaffen, komplementäre Logik mit undotiertem Si auf flexiblen Substraten zu fertigen. Vorangegangene Resultate zeigte eine verminderte Transkonduktanz durch die Präsenz von Schottky-Barrieren, was die Anwendbarkeit von SB-FETs als Wandler einschränkt. Diese Arbeit zeigt, dass eine elekrtische Entkopplung der Schottky-Kontakte zu einer Aufhebung dieser Beschränkung führen kann und somit den Einsatz von SB-FETs als praktikable Wandler für Sensoranwendungen zulässt.:Table of contents 11 List of figures 14 Abbreviations 15 Introduction 17 1 Fundamentals 23 1.1 Bottom up growth of Si nanowires 23 1.2 MOS and Schottky barrier transistor theory 25 1.2.1 MOSFET: Metal Oxide Semiconductor Field Effect Transistor 25 1.2.2 Gate coupling 27 1.2.3 Oxide charges and flatband voltage 29 1.2.4 Charge trapping and charge-voltage hysteresis 30 1.2.5 Schottky barrier 32 1.2.6 SB-FETs 34 1.3 ISFET and BioFET technology 36 1.3.1 ISFET and BioFET working principle 37 1.3.2 Noise in ISFETs 41 2 Fabrication of Schottky barrier FET parallel arrays 43 2.1 Starting point of device fabrication 43 2.2 Parallel array transistor and sensor devices 44 2.2.1 Gold nano particle deposition 45 2.2.2 Bottom-up growth of Si nanowires 46 2.2.3 Nanowire deposition methods 48 Langmuir-Blodgett 48 Adhesion tape transfer 49 Contact printing/ smearing transfer 49 2.2.4 Nanowire oxidation 50 2.2.5 Chip design 51 2.2.6 UV lithography 53 2.2.7 Oxide removal and metal deposition 54 2.2.8 Nanowire silicidation 54 2.2.9 Ionsensitive, top gate dielectric and contact passivation 56 2.2.10 On chip reference electrode 57 3 Electrical characterization 59 3.1 Electrical characterization methods 59 3.2 Transfer characteristics 60 3.2.1 Silicidation: intruded silicide contacts 62 3.2.2 Scaling of the conduction channel length 63 3.2.3 Flatband voltage, built-in potentials, fixed and trapped oxide charge 71 3.2.4 Surface effects on the channel potential of back gated SB-FETs 72 3.3 Charge traps, hysteresis and Vth drifts 73 3.3.1 Screening of back gate fields by water molecules 74 3.3.2 Native oxides: unipolarity by water promoted charge trapping 76 3.3.3 Hysteresis for thermally grown oxide back and top gate devices 78 3.3.4 Hysteresis reduction by post anneal 79 3.4 Output characteristics 80 3.4.1 Unipolar output characteristics of nanowires with native oxide shell 80 3.4.2 Ambipolar output characteristics of nanowires with dry oxidized shell 82 3.5 Temperature dependence 84 3.6 Transistor noise 86 4 pH measurements 91 4.1 Experimental setup and data analysis method 91 4.2 Transfer function in electrolyte with liquid gate 92 4.3 Sensor response on pH 92 4.4 Sensor signal drifts 96 5 Schottky junction impact on sensitivity 97 5.1 Schottky junction electrostatic decoupling in solution 97 5.1.1 Experimental setup in solution 98 5.1.2 SU8/Al2O3 passivated junctions in electrolyte 98 5.2 Meander shaped gates without Schottky junction overlap 101 5.2.1 Separated gating of Schottky junctions and channel 102 5.2.2 Enhanced transducer performance by reduced Schottky junction resistance 104 6 Summary and Outlook 107 List of publications 111 Bibliography 126 Acknowledgements 127

Nous présentons dans ce document, notre étude de la conception et la réalisation de VMOS et de diodes Schottky et JBS en carbure de silicium. Ce travail nous a permis d'optimiser et de fabriquer des diodes utilisant une barrière Schottky en Tungsten de différentes tenues en tension entre 1,2kV et 9kV. De plus, notre étude du VMOS nous a permis d'identifier la totalité des problèmes auxquels nous faisons face. Ainsi, nous avons pu améliorer ces composants tout en essayant de nouveaux designs tels que le VIEMOS et l'intégration monolithique de capteurs de temperature et de courant. / In this document, we present ou study about the conception and realization of VMOS and Schottky and JBS Diodes on Silicon Carbide. This work allowed us optimize and fabricate diodes using Tungsten as Schottky barrier on both Schottky and JBS diodes of different blocking capability between 1.2kV and 9kV. Moreover, our study of the VMOS, by considering the overall fabrication process, has permitted to identify the totality of the problems we are facing. Thusly we could ameliorate the devices and try new designs as the VIEMOS or the monolithic integration of temperature and current sensors.

Dans le contexte des transports plus électriques, les parties mécaniques tendent à être remplacées par leurs équivalents électriques plus petits. Ainsi, le composant lui-même doit supporter un environnement plus sévère et de lourdes contraintes (haute tension, haute température). Les composants silicium deviennent alors inappropriés. Depuis la commercialisation des premières diodes Schottky en 2001, le carbure de silicium est le matériau reconnu mondialement pour la fabrication de dispositifs haute tension avec une forte intégration. Sa large bande d'énergie interdite et son fort champ électrique critique permettent la conception de transistors à effet de champ avec jonction (JFET) pour les hautes tensions ainsi que les diodes associées. Les structures étudiées dépendent de nombreux paramètres, et doivent ainsi être optimisées. L'influence d'un paramètre ne pouvant être isolée, des méthodes mathématiques ont été appelées pour trouver la valeur optimale. Ceci a conduit à la mise en place d'un critère d'optimisation. Ainsi, les deux grands types de structures de JFET verticaux ont pu être analysés finement. D'une part, la recherche d'une structure atteignant les tensions les plus élevées possible a conduit à l'élaboration d'un procédé de fabrication complexe. D'autre part, un souci de simplification et de stabilisation des procédés de fabrication a permis le développement d'un composant plus simple, mais avec une limite en tension un peu plus modeste. / In the context of more electrical transports, mechanical devices tend to be replaced by their smaller electrical counterparts. However the device itself must support harsher environment and electrical constraints (high voltage, high temperature) thus making existing silicon devices inappropriate. Since the first Schottky diode commercialization in 2001, Silicon Carbide (SiC) is the favorite candidate for the fabrication of devices able to sustain high voltage with a high integration level. Thanks to its wide band gap energy and its high critical field, 4H-SiC allows the design of high voltage Junction Field Effect Transistor (JFET) with its antiparallel diode. Studied structures depends of many parameters, that need to be optimized. Since the influence of the variation of each parameter could not be isolated, we tried to find mathematical methods to emphase optimal values leading to set an optimization criterion. Thus, two main kinds of JFET structure were finely analyzed. In one hand, the aim of the structure that can sustain a voltage as high as possible leads to a complex fabrication process. In the other hand, the care of a simplification and a stabilization of manufacturing process leads to the design of simpler device, but with a bit less sustain capabilities.

Die enorme Steigerung der Leistungsfähigkeit integrierter Schaltkreise wird seit über 50 Jahren im Wesentlichen durch eine Verkleinerung der Bauelementdimensionen erzielt. Aufgrund des Erreichens physikalischer Grenzen kann dieser Trend, unabhängig von der Lösung technologischer Probleme, langfristig nicht fortgesetzt werden. Diese Arbeit beschäftigt sich mit der Entwicklung und Herstellung neuartiger Transistoren und Schaltungen, welche im Vergleich zu konventionellen Bauelementen funktionserweitert sind, wodurch ein zur Skalierung alternativer Ansatz vorgestellt wird. Ausgehend von gewachsenen und nominell undotierten Silizium-Nanodrähten wird die Herstellung von Schottky-Barrieren-Feldeffekttransistoren (SBFETs) mit Hilfe etablierter und selbst entwickelter Methoden beschrieben und die Ladungsträgerinjektion unter dem Einfluss elektrischer Felder an den dabei erzeugten abrupten Metall–Halbleiter-Grenzflächen analysiert. Zur Optimierung der Injektionsvorgänge dienen strukturelle Modifikationen, welche zu erhöhten ambipolaren Strömen und einer vernachlässigbaren Hysterese der SBFETs führen. Mit dem rekonfigurierbaren Feldeffekttransistor (RFET) konnte ein Bauelement erzeugt werden, bei dem sich Elektronen- und Löcherinjektion unabhängig und bis zu neun Größenordnungen modulieren lassen. Getrennte Topgate-Elektroden über den Schottkybarrieren ermöglichen dabei die reversible Konfiguration von unipolarer Elektronenleitung (n-Typ) zu Löcherleitung (p-Typ) durch eine Programmierspannung, wodurch die Funktionen konventioneller FETs in einem universellen Bauelement vereint werden. Messungen und 3D-FEM-Simulationen geben einen detaillierten Einblick in den elektrischen Transport und dienen der anschaulichen Beschreibung der Funktionsweise. Systematische Untersuchungen zu Änderungen im Transistoraufbau, den Abmessungen und der Materialzusammensetzung verdeutlichen, dass zusätzliche Strukturverkleinerungen sowie die Verwendung von Halbleitern mit niedrigem Bandabstand die elektrische Charakteristik dieser Transistoren weiter verbessern. Im Hinblick auf die Realisierung neuartiger Schaltungen wird ein Konzept beschrieben, die funktionserweiterten Transistoren in einer energieeffizienten Komplementärtechnologie (CMOS) nutzbar zu machen. Die dafür notwendigen gleichen Elektronen- und Löcherstromdichten konnten durch einen modifizierten Ladungsträgertunnelprozess infolge mechanischer Verspannungen an den Schottkyübergängen erzielt und weltweit erstmalig an einem Transistor gezeigt werden. Der aus einem <110>-Nanodraht mit 12 nm Si-Kerndurchmesser erzeugte elektrisch symmetrische RFET weist dabei eine bisher einzigartige Kennliniensymmetrie auf.Die technische Umsetzung des Schaltungskonzepts erfolgt durch die Integration zweier RFETs innerhalb eines Nanodrahts zum dotierstofffreien CMOS-Inverter, der flexibel programmiert werden kann. Die rekonfigurierbare NAND/NOR- Schaltung verdeutlicht, dass durch die RFET-Technologie die Bauelementanzahl reduziert und die Funktionalität des Systems im Vergleich zu herkömmlichen Schaltungen erhöht werden kann. Ferner werden weitere Schaltungsbeispiele sowie die technologischen Herausforderungen einer industriellen Umsetzung des Konzeptes diskutiert. Mit der funktionserweiterten, dotierstofffreien RFET-Technologie wird ein neuartiger Ansatz beschrieben, den technischen Fortschritt der Elektronik nach dem erwarteten Ende der klassischen Skalierung zu ermöglichen. / The enormous increase in performance of integrated circuits has been driven for more than 50 years, mainly by reducing the device dimensions. This trend cannot continue in the long term due to physical limits being reached. The scope of this thesis is the development and fabrication of novel kinds of transistors and circuits that provide higher functionality compared to the classical devices, thus introducing an alternative approach to scaling. The fabrication of Schottky barrier field effect transistors (SBFETs) based on nominally undoped grown silicon nanowires using established and developed techniques is described. Further the charge carrier injection in the fabricated metal to semiconductor interfaces is analyzed under the influence of electrical fields. Structural modifications are used to optimize the charge injection resulting in increased ambipolar currents and negligible hysteresis of the SBFETs. Moreover, a device has been developed called the reconfigurable field-effect transistor (RFET), in which the electron and hole injection can be independently controlled by up to nine orders of magnitude. This device can be reversibly configured from unipolar electron conducting (ntype) to hole conducting (p-type) by the application of a program voltage to the two individual top gate electrodes at the Schottky junctions. So the RFET merges the functionality of classical FETs into one universal device. Measurements and 3D finite element method simulations are used to analyze the electrical transport and to describe the operation principle. Systematic investigations of changes in the device structure, dimensions and material composition show enhanced characteristics in scaled and low bandgap semiconductor RFET devices. For the realization of novel circuits, a concept is described to use the enhanced functionality of the transistors in order to realize energy efficient complementary circuits (CMOS). The required equal electron and hole current densities are achieved by the modification of charge carrier tunneling due to mechanical stress and are shown for the first time ever on a transistor. An electrically symmetric RFET based on a compressive strained nanowire in <110> crystal direction and 12 nm silicon core diameter exhibits unique electrical symmetry. The circuit concept is demonstrated by the integration of two RFETs on a single nanowire, thus realizing a dopant free CMOS inverter which can be programmed flexibly. The reconfigurable NAND/NOR shows that the RFET technology can lead to a reduction of the transistor count and can increase the system functionality. Additionally, further circuit examples and the challenges of an industrial implementation of the concept are discussed.The enhanced functionality and dopant free RFET technology describes a novel approach to maintain the technological progress in electronics after the expected end of classical device scaling.

Die enorme Steigerung der Leistungsfähigkeit integrierter Schaltkreise wird seit über 50 Jahren im Wesentlichen durch eine Verkleinerung der Bauelementdimensionen erzielt. Aufgrund des Erreichens physikalischer Grenzen kann dieser Trend, unabhängig von der Lösung technologischer Probleme, langfristig nicht fortgesetzt werden. Diese Arbeit beschäftigt sich mit der Entwicklung und Herstellung neuartiger Transistoren und Schaltungen, welche im Vergleich zu konventionellen Bauelementen funktionserweitert sind, wodurch ein zur Skalierung alternativer Ansatz vorgestellt wird. Ausgehend von gewachsenen und nominell undotierten Silizium-Nanodrähten wird die Herstellung von Schottky-Barrieren-Feldeffekttransistoren (SBFETs) mit Hilfe etablierter und selbst entwickelter Methoden beschrieben und die Ladungsträgerinjektion unter dem Einfluss elektrischer Felder an den dabei erzeugten abrupten Metall–Halbleiter-Grenzflächen analysiert. Zur Optimierung der Injektionsvorgänge dienen strukturelle Modifikationen, welche zu erhöhten ambipolaren Strömen und einer vernachlässigbaren Hysterese der SBFETs führen. Mit dem rekonfigurierbaren Feldeffekttransistor (RFET) konnte ein Bauelement erzeugt werden, bei dem sich Elektronen- und Löcherinjektion unabhängig und bis zu neun Größenordnungen modulieren lassen. Getrennte Topgate-Elektroden über den Schottkybarrieren ermöglichen dabei die reversible Konfiguration von unipolarer Elektronenleitung (n-Typ) zu Löcherleitung (p-Typ) durch eine Programmierspannung, wodurch die Funktionen konventioneller FETs in einem universellen Bauelement vereint werden. Messungen und 3D-FEM-Simulationen geben einen detaillierten Einblick in den elektrischen Transport und dienen der anschaulichen Beschreibung der Funktionsweise. Systematische Untersuchungen zu Änderungen im Transistoraufbau, den Abmessungen und der Materialzusammensetzung verdeutlichen, dass zusätzliche Strukturverkleinerungen sowie die Verwendung von Halbleitern mit niedrigem Bandabstand die elektrische Charakteristik dieser Transistoren weiter verbessern. Im Hinblick auf die Realisierung neuartiger Schaltungen wird ein Konzept beschrieben, die funktionserweiterten Transistoren in einer energieeffizienten Komplementärtechnologie (CMOS) nutzbar zu machen. Die dafür notwendigen gleichen Elektronen- und Löcherstromdichten konnten durch einen modifizierten Ladungsträgertunnelprozess infolge mechanischer Verspannungen an den Schottkyübergängen erzielt und weltweit erstmalig an einem Transistor gezeigt werden. Der aus einem <110>-Nanodraht mit 12 nm Si-Kerndurchmesser erzeugte elektrisch symmetrische RFET weist dabei eine bisher einzigartige Kennliniensymmetrie auf.Die technische Umsetzung des Schaltungskonzepts erfolgt durch die Integration zweier RFETs innerhalb eines Nanodrahts zum dotierstofffreien CMOS-Inverter, der flexibel programmiert werden kann. Die rekonfigurierbare NAND/NOR- Schaltung verdeutlicht, dass durch die RFET-Technologie die Bauelementanzahl reduziert und die Funktionalität des Systems im Vergleich zu herkömmlichen Schaltungen erhöht werden kann. Ferner werden weitere Schaltungsbeispiele sowie die technologischen Herausforderungen einer industriellen Umsetzung des Konzeptes diskutiert. Mit der funktionserweiterten, dotierstofffreien RFET-Technologie wird ein neuartiger Ansatz beschrieben, den technischen Fortschritt der Elektronik nach dem erwarteten Ende der klassischen Skalierung zu ermöglichen.:Kurzzusammenfassung Abstract 1 Einleitung 2 Nanodrähte als aktivesGebiet fürFeldeffekttransistoren 2.1 Elektrisches Potential und Ladungsträgertransport in Transistoren 2.1.1 Potentialverlauf 2.1.2 Ladungsträgerfluss und Steuerung 2.2 Der Metall-Halbleiter-Kontakt 2.2.1 Ladungsträgertransport über den Schottky-Kontakt 2.2.2 Thermionische Emission 2.2.3 Ladungsträgertunneln 2.2.4 Methoden zur Beschreibung der Gesamtinjektion 2.3 Der Schottkybarrieren-Feldeffekttransistor 2.4 Stand der Technik 2.4.1 Elektronische Bauelemente auf Basis von Nanoröhren und Nanodrähten 2.4.2 Rekonfigurierbare Transistoren und Schaltungen 2.5 Zusammenfassung 3 TechnologienzurHerstellung vonNanodraht-Transistoren 3.1 Herstellung von SB-Nanodraht-Transistoren mit Rückseitengatelektrode 3.1.1 Nanodraht-Strukturbildung durch VLS-Wachstum 3.1.2 Drahttransfer 3.1.3 Herstellung von Kontaktelektroden 3.1.4 Herstellung von Schottky-Kontakten innerhalb eines Nanodrahtes 3.2 Strukturerzeugung mittels Elektronenstrahllithographie 3.2.1 Schichtstrukturierung mittels Elektronenstrahllithographie 3.2.2 Strukturierung mittels ungerichteter Elektronenstrahllithographie 3.2.3 Justierte Strukturierung mittels Elektronenstrahllithographie 3.2.4 Justierte Strukturierung mittels feinangepasster Elektronenstrahllithographie 3.2.5 Justierte Strukturierung mittels kombinierter optischer und Elektronenstrahllithographie 3.3 Zusammenfassung 4 Realisierung und Optimierung siliziumbasierter Schottkybarrieren- Nanodraht-Transistoren 4.1 Nanodraht-Transistor mit einlegierten Silizidkontakten 4.1.1 Transistoren auf Basis von Nanodrähten in <112>-Richtung 4.1.2 Transistoren mit veränderten Abmessungen 4.2 Analyse und Optimierung der Gatepotentialverteilung im Drahtquerschnitt in Kontaktnähe 4.3 Si/SiO2 - Core/Shell Nanodrähte als Basis für elektrisch optimierte Transistoren 4.3.1 Si-Oxidation im Volumenmaterial 4.3.2 Si-Oxidation am Draht 4.3.3 Silizidierung innerhalb der Oxidhülle 4.3.4 Core/Shell-Nanodraht-Transistoren mit Rückseitengate 4.4 Analyse der Gatepotentialwirkung in Abhängigkeit des Abstands zur Barriere 4.5 Zusammenfassung 5 RFET - Der Rekonfigurierbare Feldeffekttransistor 5.1 Realisierung des RFET 5.2 Elektrische Charakteristik 5.2.1 Elektrische Beschaltung und Funktionsprinzip 5.2.2 Elektrische Messungen 5.2.3 Auswertung 5.3 Transporteigenschaften des rekonfigurierbaren Transistors 5.3.1 Tunnel- und thermionische Ströme im RFET 5.3.2 Analyse der Transportvorgänge mit Hilfe der numerischen Simulation 5.3.3 Schaltzustände des RFET 5.3.4 On-zu-Off Verhältnisse des RFET 5.3.5 Einfluss der Bandlücke auf das On- zu Off-Verhältnis 5.3.6 Abhängigkeiten von geometrischen, materialspezifischen und physikalischen Parametern 5.3.7 Skalierung des RFET 5.3.8 Längenskalierung des aktiven Gebietes 5.4 Vergleich verschiedener Konzepte zur Rekonfigurierbarkeit 5.5 Zusammenfassung 6 Schaltungen aus rekonfigurierbaren Bauelementen 6.1 Komplementäre Schaltkreise 6.1.1 Inverter 6.1.2 Universelle Gatter 6.1.3 Anforderungen an komplementäre Bauelemente 6.1.4 Individuelle Symmetrieanpassung statischer Transistoren 6.2 Rekonfigurierbare Transistoren als Bauelemente für komplementäre Elektronik 6.2.1 Analyse des RFET als komplementäres Bauelement 6.2.2 Bauelementbedingungen für eine rekonfigurierbare komplementäre Elektronik 6.3 Erzeugung eines RFETs für rekonfigurierbare komplementäre Schaltkreise 6.3.1 Möglichkeiten der Symmetrieanpassung 6.3.2 Erzeugung eines RFET mit elektrischer Symmetrie 6.3.3 Erzeugung und Aufbau des symmetrischen RFET 6.3.4 Elektrische Eigenschaften des symmetrischen RFET 6.4 Realisierung von komplementären rekonfigurierbaren Schaltungen 6.4.1 Integration identischer RFETs 6.4.2 RFET-basierter komplementärer Inverter 6.4.3 Rekonfigurierbarer CMOS-Inverter 6.4.4 PMOS/NMOS-Inverter 6.4.5 Zusammenfassung zur RFET-Inverterschaltung 6.4.6 Rekonfigurierbarer NAND/NOR-Schaltkreis 6.5 Zusammenfassung und Diskussion 7 Zusammenfassung und Ausblick 7.1 Zusammenfassung 7.2 Ausblick Anhang Symbol- und Abkürzungsverzeichnis Literaturverzeichnis Publikations- und Vortragsliste Danksagung Eidesstattliche Erklärung / The enormous increase in performance of integrated circuits has been driven for more than 50 years, mainly by reducing the device dimensions. This trend cannot continue in the long term due to physical limits being reached. The scope of this thesis is the development and fabrication of novel kinds of transistors and circuits that provide higher functionality compared to the classical devices, thus introducing an alternative approach to scaling. The fabrication of Schottky barrier field effect transistors (SBFETs) based on nominally undoped grown silicon nanowires using established and developed techniques is described. Further the charge carrier injection in the fabricated metal to semiconductor interfaces is analyzed under the influence of electrical fields. Structural modifications are used to optimize the charge injection resulting in increased ambipolar currents and negligible hysteresis of the SBFETs. Moreover, a device has been developed called the reconfigurable field-effect transistor (RFET), in which the electron and hole injection can be independently controlled by up to nine orders of magnitude. This device can be reversibly configured from unipolar electron conducting (ntype) to hole conducting (p-type) by the application of a program voltage to the two individual top gate electrodes at the Schottky junctions. So the RFET merges the functionality of classical FETs into one universal device. Measurements and 3D finite element method simulations are used to analyze the electrical transport and to describe the operation principle. Systematic investigations of changes in the device structure, dimensions and material composition show enhanced characteristics in scaled and low bandgap semiconductor RFET devices. For the realization of novel circuits, a concept is described to use the enhanced functionality of the transistors in order to realize energy efficient complementary circuits (CMOS). The required equal electron and hole current densities are achieved by the modification of charge carrier tunneling due to mechanical stress and are shown for the first time ever on a transistor. An electrically symmetric RFET based on a compressive strained nanowire in <110> crystal direction and 12 nm silicon core diameter exhibits unique electrical symmetry. The circuit concept is demonstrated by the integration of two RFETs on a single nanowire, thus realizing a dopant free CMOS inverter which can be programmed flexibly. The reconfigurable NAND/NOR shows that the RFET technology can lead to a reduction of the transistor count and can increase the system functionality. Additionally, further circuit examples and the challenges of an industrial implementation of the concept are discussed.The enhanced functionality and dopant free RFET technology describes a novel approach to maintain the technological progress in electronics after the expected end of classical device scaling.:Kurzzusammenfassung Abstract 1 Einleitung 2 Nanodrähte als aktivesGebiet fürFeldeffekttransistoren 2.1 Elektrisches Potential und Ladungsträgertransport in Transistoren 2.1.1 Potentialverlauf 2.1.2 Ladungsträgerfluss und Steuerung 2.2 Der Metall-Halbleiter-Kontakt 2.2.1 Ladungsträgertransport über den Schottky-Kontakt 2.2.2 Thermionische Emission 2.2.3 Ladungsträgertunneln 2.2.4 Methoden zur Beschreibung der Gesamtinjektion 2.3 Der Schottkybarrieren-Feldeffekttransistor 2.4 Stand der Technik 2.4.1 Elektronische Bauelemente auf Basis von Nanoröhren und Nanodrähten 2.4.2 Rekonfigurierbare Transistoren und Schaltungen 2.5 Zusammenfassung 3 TechnologienzurHerstellung vonNanodraht-Transistoren 3.1 Herstellung von SB-Nanodraht-Transistoren mit Rückseitengatelektrode 3.1.1 Nanodraht-Strukturbildung durch VLS-Wachstum 3.1.2 Drahttransfer 3.1.3 Herstellung von Kontaktelektroden 3.1.4 Herstellung von Schottky-Kontakten innerhalb eines Nanodrahtes 3.2 Strukturerzeugung mittels Elektronenstrahllithographie 3.2.1 Schichtstrukturierung mittels Elektronenstrahllithographie 3.2.2 Strukturierung mittels ungerichteter Elektronenstrahllithographie 3.2.3 Justierte Strukturierung mittels Elektronenstrahllithographie 3.2.4 Justierte Strukturierung mittels feinangepasster Elektronenstrahllithographie 3.2.5 Justierte Strukturierung mittels kombinierter optischer und Elektronenstrahllithographie 3.3 Zusammenfassung 4 Realisierung und Optimierung siliziumbasierter Schottkybarrieren- Nanodraht-Transistoren 4.1 Nanodraht-Transistor mit einlegierten Silizidkontakten 4.1.1 Transistoren auf Basis von Nanodrähten in <112>-Richtung 4.1.2 Transistoren mit veränderten Abmessungen 4.2 Analyse und Optimierung der Gatepotentialverteilung im Drahtquerschnitt in Kontaktnähe 4.3 Si/SiO2 - Core/Shell Nanodrähte als Basis für elektrisch optimierte Transistoren 4.3.1 Si-Oxidation im Volumenmaterial 4.3.2 Si-Oxidation am Draht 4.3.3 Silizidierung innerhalb der Oxidhülle 4.3.4 Core/Shell-Nanodraht-Transistoren mit Rückseitengate 4.4 Analyse der Gatepotentialwirkung in Abhängigkeit des Abstands zur Barriere 4.5 Zusammenfassung 5 RFET - Der Rekonfigurierbare Feldeffekttransistor 5.1 Realisierung des RFET 5.2 Elektrische Charakteristik 5.2.1 Elektrische Beschaltung und Funktionsprinzip 5.2.2 Elektrische Messungen 5.2.3 Auswertung 5.3 Transporteigenschaften des rekonfigurierbaren Transistors 5.3.1 Tunnel- und thermionische Ströme im RFET 5.3.2 Analyse der Transportvorgänge mit Hilfe der numerischen Simulation 5.3.3 Schaltzustände des RFET 5.3.4 On-zu-Off Verhältnisse des RFET 5.3.5 Einfluss der Bandlücke auf das On- zu Off-Verhältnis 5.3.6 Abhängigkeiten von geometrischen, materialspezifischen und physikalischen Parametern 5.3.7 Skalierung des RFET 5.3.8 Längenskalierung des aktiven Gebietes 5.4 Vergleich verschiedener Konzepte zur Rekonfigurierbarkeit 5.5 Zusammenfassung 6 Schaltungen aus rekonfigurierbaren Bauelementen 6.1 Komplementäre Schaltkreise 6.1.1 Inverter 6.1.2 Universelle Gatter 6.1.3 Anforderungen an komplementäre Bauelemente 6.1.4 Individuelle Symmetrieanpassung statischer Transistoren 6.2 Rekonfigurierbare Transistoren als Bauelemente für komplementäre Elektronik 6.2.1 Analyse des RFET als komplementäres Bauelement 6.2.2 Bauelementbedingungen für eine rekonfigurierbare komplementäre Elektronik 6.3 Erzeugung eines RFETs für rekonfigurierbare komplementäre Schaltkreise 6.3.1 Möglichkeiten der Symmetrieanpassung 6.3.2 Erzeugung eines RFET mit elektrischer Symmetrie 6.3.3 Erzeugung und Aufbau des symmetrischen RFET 6.3.4 Elektrische Eigenschaften des symmetrischen RFET 6.4 Realisierung von komplementären rekonfigurierbaren Schaltungen 6.4.1 Integration identischer RFETs 6.4.2 RFET-basierter komplementärer Inverter 6.4.3 Rekonfigurierbarer CMOS-Inverter 6.4.4 PMOS/NMOS-Inverter 6.4.5 Zusammenfassung zur RFET-Inverterschaltung 6.4.6 Rekonfigurierbarer NAND/NOR-Schaltkreis 6.5 Zusammenfassung und Diskussion 7 Zusammenfassung und Ausblick 7.1 Zusammenfassung 7.2 Ausblick Anhang Symbol- und Abkürzungsverzeichnis Literaturverzeichnis Publikations- und Vortragsliste Danksagung Eidesstattliche Erklärung