Spelling suggestions: "subject:"_static power"" "subject:"acetatic power""
1 |
Low-power hybrid TFET-CMOS memoryGopinath, Anoop 02 April 2018 (has links)
Indiana University-Purdue University Indianapolis (IUPUI) / Gopinath, Anoop. M.S.E.C.E., Purdue University, May 2018. Low-Power Hybrid
TFET-CMOS Memory. Major Professor: Maher E. Rizkalla.
The power consumption and the switching speed of the current CMOS technology
have reached their limits. In contrast, architecture design within computer systems
are continuously seeking more performance and e ciency. Advanced technologies that
optimize the power consumption and switching speed may help deliver this e ciency.
Indeed, beyond CMOS technology may be a viable approach to meeting the ever
increasing need for low-power design. These technology includes devices such as
Tunnel Field E ect Transistor (TFET), Graphene based devices such as GFET and
GRNFET and FinFET. However, the low cross-sectional area of the channel asso-
ciated with smaller technology nodes brings with it the challenges associated with
leakage current below the threshold. Mitigating these challenges with devices such as
TFETs may allow higher levels of integration, faster switching speed and lower power
consumption.
This thesis investigates the use of Gallium Nitride (GaN) TFET devices at 20nm
for memory cells. These cells can be used in the L1 data cache of the Graphic
Processing Units (GPU) thereby minimizing the static power and the dynamic power
within these memory systems. The TFET technology was chosen since it has a low
subthreshold slope of nearly 30mV/decade. This enables the TFET-based cells to
function with a 0.6V supply voltage leading to reduced dynamic power consumption
and leakage current when compared to the current CMOS technology.
The results suggest that there are bene ts in pursuing an integrated TFET-based
technology for Very Large Scale Integrated Circuit (VLSI) design. These bene ts are
demonstrated using simulation at the schematic-level using Cadence Virtuoso.
|
2 |
Retificador trifásico com elevado fator de potência. / Three-phase rectifier with high power factor.Alisson Dias Junqueira 19 October 2004 (has links)
Este trabalho trata da retificação trifásica com elevado fator de potência. São mostradas algumas soluções encontradas na literatura. Dentre elas, optou-se pela utilização de um conversor trifásico autocomutado do tipo fonte de tensão (VSC), operando em modulação em largura de pulso (PWM). Apresenta-se a modelagem do conversor, que é utilizado para o projeto dos controladores responsáveis pelo rastreamento das correntes da rede CA e pela regulação da tensão CC. O projeto do controlador das correntes CA, baseado na estratégia de dead-beat, é mostrado de forma simples e intuitiva e é discutida a estabilidade deste controlador. O projeto do controlador PI utilizado para a regulação da tensão CC é baseado no modelo linearizado do conversor. É utilizado um algoritmo simples e eficiente para o bloco PLL, baseado na estratégia dead-beat. O comportamento do sistema completo é verificado teoricamente, por simulações numéricas e resultados experimentais, confirmando o excelente desempenho das estratégias de controle e do método de projeto propostos. São discutidos ainda os efeitos da variação nos parâmetros no desempenho e na estabilidade do sistema. / This study investigates three-phase rectifiers with high power factor. Some existing solutions in the literature are presented. One of them, the three-phase voltage source converter (VSC) rectifier with pulse width modulation (PWM) is chosen to be used. Converter modeling is presented and used to design a mains current tracking controller and a DC voltage regulator. AC current controlling based on the deadbeat strategy is presented in a simple and intuitive way, and the stability of this controller is discussed. The DC side PI controller is designed based on the linearized model of the converter. A simple and efficient PLL block algorithm, based on the deadbeat strategy is presented. The behavior of the complete system is verified theoretically, by numerical simulation and experimental results, confirming the excellent performance of the proposed control strategy and method of design. The effects of parameter mismatch on system performance and stability are also discussed.
|
3 |
Retificador trifásico com elevado fator de potência. / Three-phase rectifier with high power factor.Junqueira, Alisson Dias 19 October 2004 (has links)
Este trabalho trata da retificação trifásica com elevado fator de potência. São mostradas algumas soluções encontradas na literatura. Dentre elas, optou-se pela utilização de um conversor trifásico autocomutado do tipo fonte de tensão (VSC), operando em modulação em largura de pulso (PWM). Apresenta-se a modelagem do conversor, que é utilizado para o projeto dos controladores responsáveis pelo rastreamento das correntes da rede CA e pela regulação da tensão CC. O projeto do controlador das correntes CA, baseado na estratégia de dead-beat, é mostrado de forma simples e intuitiva e é discutida a estabilidade deste controlador. O projeto do controlador PI utilizado para a regulação da tensão CC é baseado no modelo linearizado do conversor. É utilizado um algoritmo simples e eficiente para o bloco PLL, baseado na estratégia dead-beat". O comportamento do sistema completo é verificado teoricamente, por simulações numéricas e resultados experimentais, confirmando o excelente desempenho das estratégias de controle e do método de projeto propostos. São discutidos ainda os efeitos da variação nos parâmetros no desempenho e na estabilidade do sistema. / This study investigates three-phase rectifiers with high power factor. Some existing solutions in the literature are presented. One of them, the three-phase voltage source converter (VSC) rectifier with pulse width modulation (PWM) is chosen to be used. Converter modeling is presented and used to design a mains current tracking controller and a DC voltage regulator. AC current controlling based on the deadbeat strategy is presented in a simple and intuitive way, and the stability of this controller is discussed. The DC side PI controller is designed based on the linearized model of the converter. A simple and efficient PLL block algorithm, based on the deadbeat strategy is presented. The behavior of the complete system is verified theoretically, by numerical simulation and experimental results, confirming the excellent performance of the proposed control strategy and method of design. The effects of parameter mismatch on system performance and stability are also discussed.
|
4 |
COMPILER OPTIMIZATIONS FOR POWER ON HIGH PERFORMANCE PROCESSORSRELE, SIDDHARTH N. 11 October 2001 (has links)
No description available.
|
5 |
Voltage scaling interfaces for multi-voltage digital systems / Interfaces de escalonamento de tensão para sistemas digitais de multiplas tensõesLlanos, Roger Vicente Caputo January 2015 (has links)
Os Sistemas Digitais de Múltiplas Tensões exploram o conceito de dimensionamento da tensão de alimentação através da aplicação de diferentes fontes para regiões específicas do chip. Cada uma destas regiões pertence a um domínio de energia e pode ter duas ou mais configurações de voltagens. Independentemente dos distintos níveis de energia em diferentes domínios de tensão, os blocos devem processar sinais com níveis lógicos coerentes. Nestes sistemas, os Conversores de Nível (LS do inglês Level Shifters) são componentes essenciais que atuam como interfaces de escalonamento da tensão entre domínios de energia, garantindo a correta transmissão dos sinais. Com a apropriada interface de escalonamento de tensão e sua correta implementação, pode-se evitar o consumo excessivo de potência dinâmica e estática. Portanto, a concepção e implementação de conversores de nível deve ser um processo consciente que garanta o menor sobrecusto no tamanho, consumo de energia, e tempo de atraso. Neste trabalho estudam-se as principais características das interfaces de escalonamento de tensão e se introduce um conversor de tensão com eficiência energética e área reduzida, adequado para a conversão de baixo a alto nível. Apresentam-se os conversores de nível com o melhor desempenho encontrados na literatura, os quais são categorizados em dois principais grupos: Dois trilhos (Dual-rail) e Único trilho (Single-rail), de acordo ao número de linhas de alimentação necessárias. O circuito proposto foi comparado com a topologia tradicional de cada grupo, o Differential Cascode Voltage Switch (DCVS) e o conversor de Puri respectivamente. Simulações na tecnologia CMOS 130nm da IBMTM mostram que a topologia proposta requer até 93,79% menos energia em determinadas condições. Esta apresentou 88,03% menor atraso e uma redução de 39,6% no Produto Potência-Atraso (PDP), quando comparada com a topologia DCVS. Em contraste com o conversor Puri, obteve-se uma redução de 32,08% no consumo de energia, 13,26% diminuição no atraso e 15,37% inferior PDP. Além disso, o conversor de nível proposto foi o único capaz de trabalhar a 35% da tensão nominal de alimentação. / Multiple Voltage Digital Systems exploit the concept of voltage scaling by applying different supplies to particular regions of the chip. Each of those regions belongs to a power domain and may have two or more supply voltage configurations. Regardless of distinct energy levels on different power domains, the blocks shall process signals with coherent logic levels. In these systems, the Level Shifters (LS) are essential components that act as voltage scaling interfaces between power domains, guaranteeing the correct signal transmission. With the appropriate voltage scaling interface and its proper implementation, we can avoid excessive static and dynamic power consumption. Therefore, the design and implementation of level shifters should be a conscientious process and must guarantee the lowest overhead in size, energy consumption, and delay time. In this work, we study the main characteristics of voltage scaling interfaces and introduce an energy-efficient level shifter with reduced area, and suitable for low-to-high level conversion. We present the level shifters with the best performance that we found in the literature and categorize them into two main groups: Dual-rail and Single-rail, according to the number of power rails required. The proposed circuit was compared to the traditional topology of each group, Differential Cascode Voltage Switch (DCVS) and Puri’s level shifter respectively. Simulations on an IBMTM 130nm CMOS technology show that the proposed topology requires up to 93.79% less energy under certain conditions. It presented 88.03% smaller delay and 39.6% less Power-Delay Product (PDP) when compared to the DCVS topology. In contrast with the Puri’s level shifter, we obtained a reduction of 32.08% in power consumption, 13.26% smaller delay and 15.37% lower PDP. Besides, our level shifter was the only one capable of working at 35% of the nominal supply voltage.
|
6 |
Voltage scaling interfaces for multi-voltage digital systems / Interfaces de escalonamento de tensão para sistemas digitais de multiplas tensõesLlanos, Roger Vicente Caputo January 2015 (has links)
Os Sistemas Digitais de Múltiplas Tensões exploram o conceito de dimensionamento da tensão de alimentação através da aplicação de diferentes fontes para regiões específicas do chip. Cada uma destas regiões pertence a um domínio de energia e pode ter duas ou mais configurações de voltagens. Independentemente dos distintos níveis de energia em diferentes domínios de tensão, os blocos devem processar sinais com níveis lógicos coerentes. Nestes sistemas, os Conversores de Nível (LS do inglês Level Shifters) são componentes essenciais que atuam como interfaces de escalonamento da tensão entre domínios de energia, garantindo a correta transmissão dos sinais. Com a apropriada interface de escalonamento de tensão e sua correta implementação, pode-se evitar o consumo excessivo de potência dinâmica e estática. Portanto, a concepção e implementação de conversores de nível deve ser um processo consciente que garanta o menor sobrecusto no tamanho, consumo de energia, e tempo de atraso. Neste trabalho estudam-se as principais características das interfaces de escalonamento de tensão e se introduce um conversor de tensão com eficiência energética e área reduzida, adequado para a conversão de baixo a alto nível. Apresentam-se os conversores de nível com o melhor desempenho encontrados na literatura, os quais são categorizados em dois principais grupos: Dois trilhos (Dual-rail) e Único trilho (Single-rail), de acordo ao número de linhas de alimentação necessárias. O circuito proposto foi comparado com a topologia tradicional de cada grupo, o Differential Cascode Voltage Switch (DCVS) e o conversor de Puri respectivamente. Simulações na tecnologia CMOS 130nm da IBMTM mostram que a topologia proposta requer até 93,79% menos energia em determinadas condições. Esta apresentou 88,03% menor atraso e uma redução de 39,6% no Produto Potência-Atraso (PDP), quando comparada com a topologia DCVS. Em contraste com o conversor Puri, obteve-se uma redução de 32,08% no consumo de energia, 13,26% diminuição no atraso e 15,37% inferior PDP. Além disso, o conversor de nível proposto foi o único capaz de trabalhar a 35% da tensão nominal de alimentação. / Multiple Voltage Digital Systems exploit the concept of voltage scaling by applying different supplies to particular regions of the chip. Each of those regions belongs to a power domain and may have two or more supply voltage configurations. Regardless of distinct energy levels on different power domains, the blocks shall process signals with coherent logic levels. In these systems, the Level Shifters (LS) are essential components that act as voltage scaling interfaces between power domains, guaranteeing the correct signal transmission. With the appropriate voltage scaling interface and its proper implementation, we can avoid excessive static and dynamic power consumption. Therefore, the design and implementation of level shifters should be a conscientious process and must guarantee the lowest overhead in size, energy consumption, and delay time. In this work, we study the main characteristics of voltage scaling interfaces and introduce an energy-efficient level shifter with reduced area, and suitable for low-to-high level conversion. We present the level shifters with the best performance that we found in the literature and categorize them into two main groups: Dual-rail and Single-rail, according to the number of power rails required. The proposed circuit was compared to the traditional topology of each group, Differential Cascode Voltage Switch (DCVS) and Puri’s level shifter respectively. Simulations on an IBMTM 130nm CMOS technology show that the proposed topology requires up to 93.79% less energy under certain conditions. It presented 88.03% smaller delay and 39.6% less Power-Delay Product (PDP) when compared to the DCVS topology. In contrast with the Puri’s level shifter, we obtained a reduction of 32.08% in power consumption, 13.26% smaller delay and 15.37% lower PDP. Besides, our level shifter was the only one capable of working at 35% of the nominal supply voltage.
|
7 |
Voltage scaling interfaces for multi-voltage digital systems / Interfaces de escalonamento de tensão para sistemas digitais de multiplas tensõesLlanos, Roger Vicente Caputo January 2015 (has links)
Os Sistemas Digitais de Múltiplas Tensões exploram o conceito de dimensionamento da tensão de alimentação através da aplicação de diferentes fontes para regiões específicas do chip. Cada uma destas regiões pertence a um domínio de energia e pode ter duas ou mais configurações de voltagens. Independentemente dos distintos níveis de energia em diferentes domínios de tensão, os blocos devem processar sinais com níveis lógicos coerentes. Nestes sistemas, os Conversores de Nível (LS do inglês Level Shifters) são componentes essenciais que atuam como interfaces de escalonamento da tensão entre domínios de energia, garantindo a correta transmissão dos sinais. Com a apropriada interface de escalonamento de tensão e sua correta implementação, pode-se evitar o consumo excessivo de potência dinâmica e estática. Portanto, a concepção e implementação de conversores de nível deve ser um processo consciente que garanta o menor sobrecusto no tamanho, consumo de energia, e tempo de atraso. Neste trabalho estudam-se as principais características das interfaces de escalonamento de tensão e se introduce um conversor de tensão com eficiência energética e área reduzida, adequado para a conversão de baixo a alto nível. Apresentam-se os conversores de nível com o melhor desempenho encontrados na literatura, os quais são categorizados em dois principais grupos: Dois trilhos (Dual-rail) e Único trilho (Single-rail), de acordo ao número de linhas de alimentação necessárias. O circuito proposto foi comparado com a topologia tradicional de cada grupo, o Differential Cascode Voltage Switch (DCVS) e o conversor de Puri respectivamente. Simulações na tecnologia CMOS 130nm da IBMTM mostram que a topologia proposta requer até 93,79% menos energia em determinadas condições. Esta apresentou 88,03% menor atraso e uma redução de 39,6% no Produto Potência-Atraso (PDP), quando comparada com a topologia DCVS. Em contraste com o conversor Puri, obteve-se uma redução de 32,08% no consumo de energia, 13,26% diminuição no atraso e 15,37% inferior PDP. Além disso, o conversor de nível proposto foi o único capaz de trabalhar a 35% da tensão nominal de alimentação. / Multiple Voltage Digital Systems exploit the concept of voltage scaling by applying different supplies to particular regions of the chip. Each of those regions belongs to a power domain and may have two or more supply voltage configurations. Regardless of distinct energy levels on different power domains, the blocks shall process signals with coherent logic levels. In these systems, the Level Shifters (LS) are essential components that act as voltage scaling interfaces between power domains, guaranteeing the correct signal transmission. With the appropriate voltage scaling interface and its proper implementation, we can avoid excessive static and dynamic power consumption. Therefore, the design and implementation of level shifters should be a conscientious process and must guarantee the lowest overhead in size, energy consumption, and delay time. In this work, we study the main characteristics of voltage scaling interfaces and introduce an energy-efficient level shifter with reduced area, and suitable for low-to-high level conversion. We present the level shifters with the best performance that we found in the literature and categorize them into two main groups: Dual-rail and Single-rail, according to the number of power rails required. The proposed circuit was compared to the traditional topology of each group, Differential Cascode Voltage Switch (DCVS) and Puri’s level shifter respectively. Simulations on an IBMTM 130nm CMOS technology show that the proposed topology requires up to 93.79% less energy under certain conditions. It presented 88.03% smaller delay and 39.6% less Power-Delay Product (PDP) when compared to the DCVS topology. In contrast with the Puri’s level shifter, we obtained a reduction of 32.08% in power consumption, 13.26% smaller delay and 15.37% lower PDP. Besides, our level shifter was the only one capable of working at 35% of the nominal supply voltage.
|
8 |
Diseño de Mecanismos de Grano Fino para la Gestión Eficiente de Consumo y Temperatura en Procesadores MultinúcleoCebrián González, Juan Manuel 05 September 2011 (has links)
En la última década los ingenieros informáticos se han enfrentado a profundos cambios en el modo en que se diseñan y fabrican los microprocesadores. Los nuevos procesadores no solo deben ser más rápidos que los anteriores, también deben ser factibles en términos de energía y disipación térmica, sobre todo en dispositivos que trabajan con baterías. Los problemas relacionados con consumo y temperatura son muy comunes en estos procesadores.
En esta Tesis analizamos el rendimiento, consumo energético y precisión de diferentes mecanismos de reducción de consumo y descubrimos que no son suficientemente buenos para adaptarse a un límite de consumo con una penalización de rendimiento razonable. Para solucionar este problema proponemos diversas técnicas a nivel de microarquitectura que combinan de manera dinámica varios mecanismos de reducción de consumo para obtener una aproximación al límite de consumo mucho más precisa con una penalización de rendimiento mínima. / In the last decade computer engineers have faced changes in the way microprocessors are designed. New microprocessors do not only need to be faster than the previous generation, but also be feasible in terms of energy consumption and thermal dissipation, especially in battery operated devices. In this Thesis we worked in the design, implementation and testing of microarchitecture techniques for accurately adapting the processor performance to power constraints in the single core scenario, multi-core scenario and 3D die-stacked core scenario. We first designed “Power-Tokens”,to approximate the power being consumed by the processor in real time. Later we proposed different mechanisms based on pipeline throttling, confidence estimation, instruction criticality information, to adapt the processor to a predefined power budget . We also propose some layout optimizations for 3D die-stacked vertical designs.
|
9 |
Utilização de aritmética bit-serial para redução de consumo de energia.FARIA, Roberto Medeiros de. 13 September 2017 (has links)
Submitted by Johnny Rodrigues (johnnyrodrigues@ufcg.edu.br) on 2017-09-13T17:59:11Z
No. of bitstreams: 1
Utilizacao de Aritmetica Bit-serial para Reducao de Consumo de Energia-Roberto Medeiros de Faria.pdf: 1661698 bytes, checksum: c7ef8816ca92eeeed7c8d271bc93933a (MD5) / Made available in DSpace on 2017-09-13T17:59:11Z (GMT). No. of bitstreams: 1
Utilizacao de Aritmetica Bit-serial para Reducao de Consumo de Energia-Roberto Medeiros de Faria.pdf: 1661698 bytes, checksum: c7ef8816ca92eeeed7c8d271bc93933a (MD5)
Previous issue date: 2014-12 / Hoje, uma das maiores preocupações, senão a maior, da indústria de semicondutores
é o desenvolvimento de chips com baixo consumo de energia. Existem vários fenômenos físicos causadores de consumo de energia em circuitos CMOS e várias técnicas que reduzem o consumo de energia de um chip. O objetivo principal desta pesquisa de mestrado foi investigar o quanto o consumo de energia estática em circuitos CMOS pode ser reduzido por meio do emprego de aritmética bit-serial em substituição à aritmética bit-paralela. A pesquisa está focada em circuitos construídos a partir de standard cells (células padrão), com aplicação em processamento de sinais, e para os quais o principal requisito não é o alto desempenho computacional, mas o baixo consumo de energia. A metodologia foi aplicada em um estudo de caso, utilizando-se para isto, simulações com o IP core SPVR. O SPVR é um verificador de identidade vocal implementado em um circuito dedicado capaz de ter desempenho suficiente para funcionar em tempo real, mesmo empregando um sinal de clock lento. Foi constatado na pesquisa, que o uso de aritmética bit-serial, em termos de diminuição de consumo estático, é vantajoso para somadores e circuitos de pequena complexidade. Porém, para sistemas de maior complexidade, esta substituição só é vantajosa em situações específicas de grande número de operações aritméticas e baixo uso de armazenamento em registradores paralelos. No caso inverso, as vantagens se perdem, porque embora haja diminuição de consumo estático, há um crescimento muito grande de consumo dinâmico. / Today, one of the biggest concerns, if not the largest, for the semiconductor industry is the development of chips with low power consumption. There are several physical
phenomena that cause power consumption in CMOS circuits and various techniques
that reduce the energy consumption of a chip. The main objective of this masters
research was to investigate how the static power consumption in CMOS circuits can be
reduced through the use of bit-serial arithmetic in place of bit-parallel arithmetic. The
research is focused on circuits built from standard cells, with application to signal
processing, and for which the main requirement is not the high computing
performance, but the low power consumption. The methodology was applied in a case
study, using for this, simulations with the SPVR IP core. The SPVR is a vocal identity
checker implemented in a dedicated circuit able to have enough performance to run in
real time, even employing a slow clock signal. It has been found in research that the
use of bit-serial arithmetic, in terms of reduction of static consumption, is
advantageous to adders and small circuit complexity. However, for more complex
systems, this substitution is only advantageous in specific situations of large number
of arithmetic operations and low storage usage in parallel registers. In the reverse
case, the advantages are lost, because although there are static consumption
decrease, there is a very large dynamic consumption growth.
|
Page generated in 0.0639 seconds