Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica / Made available in DSpace on 2012-10-23T13:34:57Z (GMT). No. of bitstreams: 0 / Este trabalho apresenta um modelo compacto para a tensão de Early do transistor MOS em inversão fraca e moderada. Utilizando as equações do modelo ACM (Advanced Compact Mosfet Model) e incluindo os efeitos de canal curto relevantes como o DIBL e a modulação do comprimento das zonas de depleção de dreno e fonte, chega-se a um modelo compacto para a tensão de Early que proporciona aproximações úteis para o projetista de circuitos integrados. Para extração de parâmetros do modelo proposto foram feitas medidas experimentais em transistores de diversos comprimentos, níveis de inversão e tensões de dreno. As curvas traçadas de acordo com o modelo compacto e com parâmetros extraídos para dispositivos em tecnologia CMOS 0,35 m são comparadas às curvas experimentais. Os resultados obtidos comprovam a eficiência do modelo como uma aproximação para cálculos de primeira ordem.

Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de ’80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o uso de pesados recursos computacionais. Esta tese propõe uma abordagem inovadora para a modelagem do descasamento dos transistores de efeito de campo de porta isolada (MOSFETs), chegando a resultados melhores e mais abrangentes que outras propostas já publicadas. Para tanto, as variações microscópicas na corrente que flui pelo dispositivo, resultado das flutuações na concentração de dopantes na região ativa, são contabilizadas levando-se em conta a natureza não-linear do transistor. O resultado é um modelo compacto que prevê o descasamento com grande exatidão e de forma contínua, em todas as condições de operação do transistor, da inversão fraca à forte, e da região linear à saturação, necessitando apenas dois parâmetros de ajuste. Duas versões de circuitos de teste foram desenvolvidas e implementadas em diversas tecnologias, como forma de se obter suporte experimental para o modelo. A versão mais avançada possibilita a caracterização elétrica, de forma totalmente automática, de um grande número de dispositivos. O uso deste modelo substitui com vantagens a tradicional simulação Monte Carlo, que exige grandes recursos computacionais e consome muito tempo, além de oferecer uma excelente ferramenta de projeto manual, como é demonstrado através do desenvolvimento de um conversor digitalanalógico, cujo resultado experimental corroborou a metodologia empregada. / Many mismatch models were proposed for the MOS devices since the ‘80s, but they use either too simple approaches, being restricted to specific operating conditions, or too complex expressions, only useful through hard computational resources. This thesis proposes a new approach for MOSFETs mismatch modeling, presenting better and more general results than that found in preceding articles. In this approach, the microscopic variations of the drain current, caused by random doping fluctuation inside the channel region, are integrated along the channel, considering the main transistor nonlinearities. It results in a compact model that accurately predicts mismatch, continuously over any transistor operating condition, from weak to strong inversion, and from linear to saturation region, and only needing two fitting parameters. Two versions of a test chip were developed and fabricated in many technologies to give experimental support to this model. The most advanced of them makes the automated electrical characterization possible for a huge number of devices. This model can surpass the traditional Monte Carlo simulation method with advantages, and can also be used as a hand-design tool, as demonstrated here through the design of a digital-to-analog converter.

Resumo: Nesta tese são apresentados dois trabalhos distintos. O primeiro, está relacionada ao trabalho experimental, no qual desenvolvemos (a) transistores híbridos em arquitetura vertical com base nanoestruturada por litografia de esferas e também, (b) transistores de efeito de campo em arquitetura vertical. O transistor (a) é baseado em dois trabalhos desenvolvidos no Grupo de Dispositivos Optoeletrônicos Orgânicos - UFPR, cujas técnicas e arquitetura são utilizadas para desenvolver um transistor de base-permeável com furos na grade metálica que pos- suam tamanho controlado. A segunda classe de dispositivos desenvolvida, consiste de transistores de efeito de campo em arquitetura vertical cujas camadas estão em- pilhadas de modo a formar uma célula capacitiva na parte inferior e um dispositivo a dois terminais na parte superior. Com esta arquitetura conseguimos obter um dispositivo onde a corrente no canal é modulada pelo efeito de campo gerado pela porta e que opera a baixas tensões. Já na segunda parte, trata-se de um modelo teórico que descreve a influência dos es- tados de armadilha de carga no transporte de portadores de carga em transistores de efeito de campo. Neste caso, consideramos estados de armadilha discretos numa dis- tribuição contínua em energia descrita por uma distribuição exponencial. Junto aos resultados numéricos apresentamos também uma aproximação anal ética do modelo. Através destes resultados é possível observar que a espessura efetiva do canal condu- tor, produzida pela tensão da porta, depende fortemente da desordem energética do semicondutor. Assim, o transporte de cargas em materiais amorfos apresenta dois diferentes regimes: (i) Regime tipo-\bulk"(TB), onde a mobilidade dos portadores de carga decresce com a espessura do filme semicondutor e, (ii) o regime de transporte de superfície (TS), onde a mobilidade de portadores de carga satura e não depende da espessura do filme semicondutor.

No description available.

Resumo: O presente trabalho consiste transistores híbridos orgânicos/inorgânicos transistores de base permeável usando polianilina sulfonada como um terminal de base. Quatro emissores diferentes foram utilizados neste trabalho: Alq3, Alq3/C60, C60/Alq3 e C60/Alq3/C60. Foi observada uma forte influência de heteroestruturas da base/emissor sobre as características elétricas e magnéticas do transistor. Duas camadas de injecção diferentes foram utilizadas neste trabalho: Ca e V2O5. Os transistores estudados apresentam elétrons como portadores de carga majoritário. A caracterização elétrica foi realizada através medidas de dois e três terminais. A medida de três terminais consiste em dois modos de operação distintos: base comum e emissor comum. Além disso, as características dos transistores magnéticos foram medidas sequencialmente sob duas condições: (a) sem campo magnético externo aplicado (0 mT), e (b) com campo magnético externo aplicado (100 mT). Imagnes da superfície de filmes de polianilina sulfonada sobre silício foram feitas por microscopia de força atômica e microscopia óptica, a fim de verificar a morfologia da base. As influências da espessura da base e de vazios sobre as características de transistores elétricos e magnéticos foram estudadas.

Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de ’80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o uso de pesados recursos computacionais. Esta tese propõe uma abordagem inovadora para a modelagem do descasamento dos transistores de efeito de campo de porta isolada (MOSFETs), chegando a resultados melhores e mais abrangentes que outras propostas já publicadas. Para tanto, as variações microscópicas na corrente que flui pelo dispositivo, resultado das flutuações na concentração de dopantes na região ativa, são contabilizadas levando-se em conta a natureza não-linear do transistor. O resultado é um modelo compacto que prevê o descasamento com grande exatidão e de forma contínua, em todas as condições de operação do transistor, da inversão fraca à forte, e da região linear à saturação, necessitando apenas dois parâmetros de ajuste. Duas versões de circuitos de teste foram desenvolvidas e implementadas em diversas tecnologias, como forma de se obter suporte experimental para o modelo. A versão mais avançada possibilita a caracterização elétrica, de forma totalmente automática, de um grande número de dispositivos. O uso deste modelo substitui com vantagens a tradicional simulação Monte Carlo, que exige grandes recursos computacionais e consome muito tempo, além de oferecer uma excelente ferramenta de projeto manual, como é demonstrado através do desenvolvimento de um conversor digitalanalógico, cujo resultado experimental corroborou a metodologia empregada. / Many mismatch models were proposed for the MOS devices since the ‘80s, but they use either too simple approaches, being restricted to specific operating conditions, or too complex expressions, only useful through hard computational resources. This thesis proposes a new approach for MOSFETs mismatch modeling, presenting better and more general results than that found in preceding articles. In this approach, the microscopic variations of the drain current, caused by random doping fluctuation inside the channel region, are integrated along the channel, considering the main transistor nonlinearities. It results in a compact model that accurately predicts mismatch, continuously over any transistor operating condition, from weak to strong inversion, and from linear to saturation region, and only needing two fitting parameters. Two versions of a test chip were developed and fabricated in many technologies to give experimental support to this model. The most advanced of them makes the automated electrical characterization possible for a huge number of devices. This model can surpass the traditional Monte Carlo simulation method with advantages, and can also be used as a hand-design tool, as demonstrated here through the design of a digital-to-analog converter.

Resumo: Nos ultimos 20 anos, o grande interesse na construcao de dispositivos eletronicos organicos tem proporcionado um rapido avanco na obtencao de dispositivos optoeletronicos flexiveis, de baixo impacto ambiental e baixo custo, utilizando filmes de semicondutores organicos. Atualmente, diversas aplicacoes de semicondutores organicos utilizados na construcao de dispositivos podem ser citadas, tais como: diodos emissores de luz organicos, transistores de efeito de campo organicos (Organic Field Effect Transistor . OFET), celulas fotovoltaicas organicas, sensores quimicos, memorias organicas, entre outras. Neste trabalho e demonstrada a construcao de dispositivos de memoria organicos irreversiveis utilizando estrutura sanduiche baseados em compositos de esferas de carbono dispersos em uma matriz polimerica, depositados entre eletrodos metalicos. E demonstrada tambem a construcao de OFETs de baixa tensao de operacao e sua aplicacao em circuitos logicos digitais. Estes OFETs foram construidos atraves da deposicao de filmes finos polimericos a partir de solucao, buscando assim processos de baixo custo. As memorias construidas a partir de um composito de polivinil fenol e esferas de carbono nao dopadas ou dopadas com boro ou com nitrogenio apresentaram um comportamento de memoria irreversivel. Os melhores dispositivos apresentaram alta razao ION/IOFF, maiores que 107, baixas tensoes de transicao, aproximadamente 2 V, tempos de transicao menores que 1ƒÊs e tempos de consolidacao de 10 ƒÊs . Os OFETs apresentaram tensoes de operacao na faixa de 5 V. O que e um requisito para a integracao destes OFETs em aplicacoes atuais. Os melhores OFETs utilizando poli(3- hexiltiofeno) apresentaram valores de mobilidade de 0,08 } 0,01 cm2/Vs, tensao critica de - 1.1 V e razoes on/off de aproximadamente 103. Foi demonstrada a plicacao destes transistores organicos na construcao de circuitos inversores, que apresentaram caracteristicas de ganho, margem de ruido e amplitude de saida similar a outros circuitos inversores ja publicados, indicando assim que o desempenho dos OFETs obtidos e compativel ao desempenho dos melhores OFETs similares, reportados na literatura. Foi demonstrada a aplicacao na construcao de transitores de porta flutuantes, onde a utilizacao de nanoparticulas de ouro como porta flutuante levou o aparecimento de uma histerese possivelmente causada pelo armadilhamento de cargas no interior destes nanoparticulas. Demonstrando assim a possibilidade da utilizacao destes transitores na construcao de memorias organicas do tipo flash.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2012. / Submitted by Albânia Cézar de Melo (albania@bce.unb.br) on 2013-02-28T16:10:36Z No. of bitstreams: 1 2012_CamilaPeixotoSilvaMadeiraNogueira.pdf: 1703151 bytes, checksum: fa5b5b5cb047176279a3c46772bd5eef (MD5) / Approved for entry into archive by Guimaraes Jacqueline(jacqueline.guimaraes@bce.unb.br) on 2013-03-28T12:50:22Z (GMT) No. of bitstreams: 1 2012_CamilaPeixotoSilvaMadeiraNogueira.pdf: 1703151 bytes, checksum: fa5b5b5cb047176279a3c46772bd5eef (MD5) / Made available in DSpace on 2013-03-28T12:50:22Z (GMT). No. of bitstreams: 1 2012_CamilaPeixotoSilvaMadeiraNogueira.pdf: 1703151 bytes, checksum: fa5b5b5cb047176279a3c46772bd5eef (MD5) / Nesta dissertação será realizado o estudo de nanotubos de carbono como possíveis substitutos do cobre em interconexões em circuitos integrados GSI e TSI. Dessa forma, os modelos de circuitos do SWCNT (single-walled carbon nanotube) e do cobre serão apresentados e o estudo comparativo do desempenho destes materiais será realizado, considerando diferentes comprimentos das interconexões. Além disso, o efeito destas interconexões será analisado na rede H-tree clock com inversores em seus terminais, também para diferentes comprimentos. Os inversores utilizados são formados por dispositivos de tunelamento mono-elétron. Com este propósito, as interconexões serão simuladas usando o software LTSPICE. ______________________________________________________________________________ ABSTRACT / In this work, carbon nanotubes as possible candidates to replace copper as interconnects in GSI and TSI integrated circuits are studied. The circuit model of SWCNT (single-walled carbon nanotube) and of copper are presented and a comparison between both materials is studied, considering different interconnect lengths. In addition, interconnects effect is analyzed in the H-tree clock network using inverters in its ends. The inverters are formed by mono-electron tunneling devices. For this purpose, the interconnects will be simulated using LTSPICE software.

Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de ’80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o uso de pesados recursos computacionais. Esta tese propõe uma abordagem inovadora para a modelagem do descasamento dos transistores de efeito de campo de porta isolada (MOSFETs), chegando a resultados melhores e mais abrangentes que outras propostas já publicadas. Para tanto, as variações microscópicas na corrente que flui pelo dispositivo, resultado das flutuações na concentração de dopantes na região ativa, são contabilizadas levando-se em conta a natureza não-linear do transistor. O resultado é um modelo compacto que prevê o descasamento com grande exatidão e de forma contínua, em todas as condições de operação do transistor, da inversão fraca à forte, e da região linear à saturação, necessitando apenas dois parâmetros de ajuste. Duas versões de circuitos de teste foram desenvolvidas e implementadas em diversas tecnologias, como forma de se obter suporte experimental para o modelo. A versão mais avançada possibilita a caracterização elétrica, de forma totalmente automática, de um grande número de dispositivos. O uso deste modelo substitui com vantagens a tradicional simulação Monte Carlo, que exige grandes recursos computacionais e consome muito tempo, além de oferecer uma excelente ferramenta de projeto manual, como é demonstrado através do desenvolvimento de um conversor digitalanalógico, cujo resultado experimental corroborou a metodologia empregada. / Many mismatch models were proposed for the MOS devices since the ‘80s, but they use either too simple approaches, being restricted to specific operating conditions, or too complex expressions, only useful through hard computational resources. This thesis proposes a new approach for MOSFETs mismatch modeling, presenting better and more general results than that found in preceding articles. In this approach, the microscopic variations of the drain current, caused by random doping fluctuation inside the channel region, are integrated along the channel, considering the main transistor nonlinearities. It results in a compact model that accurately predicts mismatch, continuously over any transistor operating condition, from weak to strong inversion, and from linear to saturation region, and only needing two fitting parameters. Two versions of a test chip were developed and fabricated in many technologies to give experimental support to this model. The most advanced of them makes the automated electrical characterization possible for a huge number of devices. This model can surpass the traditional Monte Carlo simulation method with advantages, and can also be used as a hand-design tool, as demonstrated here through the design of a digital-to-analog converter.

Orientador : Jacobus Willibrordus Swart / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-02T16:34:04Z (GMT). No. of bitstreams: 1 Martins_Everson_D.pdf: 3796280 bytes, checksum: 4544421a0e4b0024a8f27ca0c269ac7c (MD5) Previous issue date: 2002 / Doutorado