L’industrie des transports aéronautique et terrestre voit une augmentation constante de l’électrification de ses fonctions. Les actionneurs mécaniques ou hydrauliques sont au fil des évolutions technologiques remplacés par des actionneurs électriques.Les composants qui dominent le marché actuellement ne semblent plus capables de suivre la tendance. En effet, les composants de puissance à base de silicium règnent toujours sur le marché actuel, grâce à leur faible coût. Ce matériau commence par contre à atteindre ses limites théoriques en termes de performances. Dans ce contexte, différentes structures en semi-conducteurs à large bande interdite sont en train d’émerger afin de succéder au silicium.Cette étude a pour objectif d’évaluer la fiabilité des transistors de puissance à base de Nitrure de Gallium. Ces composants semblent être très prometteurs pour des applications moyennes puissances. Cependant, les mécanismes de défaillance dont peuvent souffrir ces composants ne sont pas encore suffisamment étudiés. L’étude consiste en l’application de vieillissements alliant contraintes thermiques et électriques. Ces vieillissements sont effectués à différentes conditions de tension et de température. L’objectif de cette méthode est, dans un premier temps, d’isoler l’effet de chaque facteur de stress sur l’état des composants, et dans un second temps, d’identifier les mécanismes de défaillances activés en fonction des conditions de vieillissement.Ce travail a permis d’identifier l’existence de différents mécanismes de défaillance pouvant être activés selon les conditions de vieillissement. En effet, il est apparu que la gamme de température de vieillissement utilisée influe grandement sur la prédominance des mécanismes de défaillance activés. Les résultats obtenus remettent en question les normes de qualification actuellement appliquées aux composants en Nitrure de Gallium. Ces normes devraient revoir à la hausse les températures de vieillissement utilisées afin de couvrir des gammes plus proches des températures d’utilisation pour ce type de composants. / The aeronautical and terrestrial transport industries know a steady increase in the electrification of their functions. In fact, the mechanical or hydraulic actuators are gradually replaced by electric ones.The components dominating the market today seem unable to follow the trend anymore. In fact, silicon-based power components still prevail in the current market, thanks to their low cost. However, this material begins to reach its theoretical limits in terms of performance. In this context, different wide bandgap semiconductor structures are emerging to take on from silicon.The aim of this study is to assess the reliability of power transistors based on Gallium Nitride. These components are very promising for medium power applications. However, the failure mechanisms of these components are not yet sufficiently studied. The study consists in the application of aging tests combining thermal and electrical stresses. These agings are carried out under different conditions of tension and temperature. The objective of this method is, firstly, to isolate the effect of each stressor on the state of the components, and secondly, to identify the failure mechanisms activated according to the aging conditions.This work made it possible to identify the existence of different failure mechanisms that can be activated according to the aging conditions. Indeed, it has emerged that the aging temperature range used influences the predominance of activated failure mechanisms. The results challenge the adequacy of current qualification standards for Gallium Nitride components. These standards should revise upwards the aging temperatures used to cover ranges closer to the operating temperatures of this kind of components.

L’intégration des oscillateurs dans les microcontrôleurs est aujourd’hui un enjeu industriel majeur suscitant une forte concurrence entre les principaux acteurs du marché. En effet, les oscillateurs sinusoïdaux sont des circuits indispensables, et sont majoritairement basés sur l’utilisation d’un résonateur à quartz ou MEMS externe. De plus en plus d’investigations sont menées afin d’intégrer des dispositifs résonants dans les boîtiers et éviter ainsi toutes les contraintes extérieures limitant les performances de l’oscillateur. En ce sens, nous avons étudié dans ce travail le comportement électrique, et notamment inductif, des liaisons filaires permettant de connecter une puce à son boîtier de protection. L’avantage d’utiliser ce composant passif est principalement son faible coût. Ce composant a été caractérisé en utilisant plusieurs méthodologies de modélisations et de mesures sur une large plage fréquentielle. Cette étude propose un modèle permettant aux concepteurs d’utiliser une caractéristique électrique équivalente dans une technologie CMOS standard. L’intégration du composant dans une cellule résonante est démontrée au sein d’un prototype. / Nowadays, the integration of oscillators into microcontrollers is a major industrial challenge which involves a large competition between the main actors of this market. Indeed, sine wave oscillators are essential circuits, and are fore the most part based on external crystal or MEMs resonators. More and more investigations are carried out in order to integrate the resonant structure into the package, and avoid all external constraints able to restrict the performances of the oscillator. With this in mind, we studied in this work the electrical behavior, in particular the inductive behavior of bond wires which are electrical connections between a die and its package. The main advantage to use this type of component is its low cost of manufacturing. This passive component has been characterized using several measurement tools on a wide range of frequencies. A RLC model has been presented, allowing analogue designers to use an electrical equivalent circuit in standard CMOS technology. The integration of the passive component in a resonant cell has been demonstrated in a prototype.

Actuellement, la majorité des composants à semi-conducteur pour l'électronique de puissance est réalisée à partir de silicium. Afin de répondre aux nouvelles contraintes électriques et thermiques imposées par la montée en tension et en densité de puissance des convertisseurs d'énergie électrique, une solution repose sur l'emploi d'un semi-conducteur à large bande interdite tel que le carbure de silicium (SiC), du fait de son champ électrique critique (EC) environ dix fois plus élevé que celui du silicium et de sa capacité à fonctionner à des températures supérieures à 200 °C. Une revue des nombreuses publications concernant des diodes en SiC de tenue en tension élevée, voire leur disponibilité commerciale (jusqu'à 10 kV), est présentée, qui montre les progrès réalisés grâce aux efforts portés sur l'amélioration du matériau et l'optimisation de la protection périphérique des composants. L'étape de passivation primaire reste une étape critique très souvent mentionnée. Beaucoup moins de travaux prennent en considération l'impact des matériaux de passivation secondaire et d'encapsulation. L'objectif de cette thèse est de contribuer à une meilleure connaissance des paramètres et des mécanismes de rupture impactant la tenue en tension à l'état bloqué de l'ensemble que forment la puce et son l'environnement isolant électrique. Ainsi, une étude expérimentale de l'influence de différents paramètres liés au semi-conducteur ainsi qu'aux matériaux de passivation et d'encapsulation présents en surface de la puce a été menée, à l'aide de diodes en SiC-4H avec protection périphérique par poche implantée, réalisées par la société IBS, dans le cadre du projet de recherche 'FilSiC'. Dans un premier temps, une étude par simulation numérique de l'ensemble de la structure (SiC, électrodes métalliques, isolants) a été effectuée à l'aide du logiciel Sentaurus Device (Synopsys). Elle a permis de quantifier les contraintes en champ électrique dans toute la structure pour une tension appliquée donnée, et leur sensibilité aux caractéristiques des matériaux isolants prises en compte. Cette étude a également servi au choix des paramètres liés au substrat épitaxié et à la géométrie latérale et en surface des diodes (les paramètres technologiques étant fixés par ailleurs), pertinents pour l'étude expérimentale de leur tension de rupture, dans une gamme de 1 kV à 6 kV. En parallèle, la caractérisation électrique, au sein de structures Métal-Isolant-Semi-conducteur, du matériau de passivation primaire utilisé (dépôt épais de dioxyde de silicium), dans une gamme de température jusqu'à 300 °C, a permis de déterminer ses propriétés électriques, dont la rigidité diélectrique. Le travail a ensuite porté sur la caractérisation à température ambiante de la tension de rupture de la structure complète des différentes diodes fabriquées, effectuée sous vide et sous azote à la pression atmosphérique. Les comportements expérimentaux visualisés sous vide au moment du claquage, et couplés aux informations issues des simulations, ont notamment permis d'estimer les valeurs des champs maximaux induits dans les différents matériaux isolants, et de corréler leur impact avec les valeurs de rigidité diélectrique connues pour ces isolants. Les résultats complémentaires sous azote ont permis de confirmer certains paramètres technologiques et mécanismes mis en jeu lors du claquage des diodes d'autre part. Plusieurs conclusions utiles pour l'optimisation des paramètres technologiques (épitaxie et poche) et des couches isolantes de passivation et d'encapsulation (épaisseur, permittivité) de la diode 'haute tension' en SiC ont pu être dégagées de ces travaux. / Nowadays, most of the semiconductor devices used in power electronics are silicon (Si) based devices. In order to meet the new electrical and thermal constraints induced by the demand in rising both the operating voltage and the power density of the electrical energy converters, the use of wide band gap semiconductors such as silicon carbide (SiC) may represent an adequate solution, thanks to their critical electric field (EC) which is about ten times higher than that of Si and to their ability of operating at temperatures beyond 200 °C. A state-of-the-art on the readily (commercially) available high voltage SiC diodes (10kV or higher) is presented, highlighting the progress made in improving the materials themselves as well as their peripheral protection. However, regarding the die insulating materials, the studies mainly focus on the primary passivation step, which was often mentioned as the most critical one. Obviously much less work is carried out on the impact of the secondary passivation and encapsulation materials. The goal of this study is to contribute to a better knowledge of the mechanisms involved in the SiC chips and electrically insulating environment breakdown while in a blocking state, as well as to the identification of the most relevant parameters acting on these phenomena. Thus, a study of the correlated properties of the semiconductor and the passivation and encapsulation materials present on the surface of the chip was carried out on SiC-4H bipolar diodes protected by junction termination extension (JTE), supplied by IBS society, within the framework of the 'FilSiC' research project. First, a numerical simulation study of the entire structure (SiC and insulating materials) was carried out using the Sentaurus Device software (Synopsys). This allowed for quantifying the electric field stresses throughout the structure for a given applied voltage as well as their dependence on the properties of the considered insulating materials. This study was equally used for choosing the appropriate parameters of the epitaxial substrate and for designing the lateral and the surface geometry of the diodes (the technological parameters being fixed elsewhere), in view of the subsequent experimental study of their breakdown voltage in the 1kV-6kV range. Concurrently, the electrical characterization of the primary passivation material used (thick silicon dioxide layer) was performed by using MIS (metal-insulator-semiconductor) type structures, in a temperature range of up to 300 °C. This allowed to determine its main electrical properties, particularly the dielectric breakdown voltage. The work then focused on the room-temperature characterization of the breakdown voltage of the full structures built around the different manufactured diodes. The tests were carried out both under high vacuum conditions and under nitrogen at atmospheric pressure. The behavior of the different study cases observed under vacuum conditions during the breakdown, coupled with the simulation results, allowed to determine the values of the maximum electric fields induced in the different insulating materials and to correlate them to their known dielectric breakdown values. On the other hand, additional results obtained under nitrogen atmosphere confirmed some technological parameters and mechanisms at play during the breakdown of the diodes. Several guidelines for the optimization of these technological parameters (epitaxy and JTE) and of the insulating passivation and encapsulation layers (thickness, permittivity) of the "high voltage" SiC diode were derived from this study.

La réduction des dimensions des dispositifs MOSFET devient de plus en plus complexe a réalisé, et les nouvelles technologies MOSFET se confrontent à de fortes difficultés. Pour surmonter ce problème, une nouvelle technique, appelée intégration 3D VLSI, est étudiée : remplacer la structure plane conventionnelle par un empilement vertical de transistors.En particulier, l’intégration 3D séquentielle ou CoolCube™ au CEA-Leti permet de profiter pleinement de la troisième dimension en fabriquant séquentiellement les transistors. La réalisation d’une telle intégration apporte une nouvelle contrainte, celle de fabriquer le transistor du dessus avec un budget thermique faible (inférieur à 500°C), afin de préserver les performances du transistor d'en dessous. Puisque ce budget thermique est principalement influencé par l'activation des dopants, plusieurs techniques innovatrices sont actuellement investiguées au CEA-LETI, afin de fabriquer le drain et la source. Dans ce manuscrit, nous utiliserons la recristallisation en phase solide comme mécanisme pour activer les dopants (inférieures à 600 °C). L’objectif de cette thèse est donc de fabriquer et de caractériser des transistors dont l’activation des dopants est réalisée grâce à ce mécanisme, afin d’atteindre des performances similaires à des transistors réalisés avec un budget thermique standard. Ce travail est organisé autour de l’activation des dopants, et en trois chapitres, où chaque chapitre est spécifique à une intégration (« Extension Last »/ « Extension First », « Gate Last »/ « Gate First ») et à une architecture (FDSOI, FINFET) considérées. Ces chapitre permettront, grâce aux caractérisations électriques, morphologiques et aux simulations, de développer un procédé de recristallisation stable à 500°C, à la fois pour les nMOS et les pMOS, et de proposer de nouveaux schémas d’intégrations, afin de réaliser des transistors à faible budget thermique et compatibles avec l’intégration 3D Séquentielle. / The down scaling of MOSFET device is becoming harder and the development of future generation of MOSFET technology is facing some strong difficulties. To overcome this issue, the vertical stacking of MOSFET in replacement of the conventional planar structure is currently investigated. This technique, called 3D VLSI integration, attracts a lot of attention, in research and in the industry. Indeed, this sequential stacking of transistor enables to gain in density and performance without reducing transistors dimensions.More specifically, 3D sequential integration or CoolCube™ at CEA-Leti enables to fully benefit of the third dimension by sequentially manufacturing transistors. Implementing such an integration provides the new constraint of manufacturing top transistor with low thermal budget (below 500°C) in order to preserve bottom-transistor performances. As most of the thermal budget is due to the dopant activation, several innovative techniques are currently investigated at CEA-LETI.In this work, solid phase epitaxy regrowth will be used as the mechanism to activate dopants below 600°C. The aim of this thesis is thus to manufacture and to characterize transistors with low-temperature dopant activation, in order to reach the same performance as devices manufactured with standard thermal budget. The work is organized around the dopant activation, and in three chapters, according to each considered integration scheme (Extension Last/ Extension First, Gate Last/ Gate First) and architecture (FDSOI, FINFET). These chapters, assisted by relevant simulations, electrical and morphological characterizations, will enable to develop a new and stable 500°C recrystallization process for both N and P FETs, and to propose new integration schemes in order to manufacture transistors with low thermal budget and compatible with the 3D sequential integration.

Cette étude s'inscrit dans le cadre de la caractérisation électrique par sonde locale de dispositifs Métal-Oxyde-Semiconducteur et Métal-Isolant-Métal. L'enjeu est de comparer les caractéristiques de conduction et de rigidité diélectrique aux échelles nanométrique et macroscopique, dans le but d'évaluer ces caractéristiques sans la réalisation coûteuses de structures intégrées. Un microscope à force atomique en mode de conduction (C-AFM) fonctionnant sous ultravide a été utilisé, et un protocole expérimental couplant des mesures électriques standards de la microélectronique industrielle et les mesures à l'échelle nanométrique a été mis en oeuvre. La méthode a été appliquée aux jonctions Silicium / oxyde de Silicium ainsi que Nitrure de Titane / oxydes d'Hafnium, de Zirconium et silicate d'Hafnium. La comparaison systématique des mesures s'avère fiable si l'on considère une surface de contact entre la pointe et le diélectrique de l'ordre du nm². Il a été démontré que l'ensemble des mesures des tensions de claquage suivait la même loi de probabilité de Weibull, impliquant une densité de défauts responsables du claquage proche de la densité atomique d'un solide. Les champs électriques de claquage mesurés qui sont de deux à trois fois supérieurs aux mesures standards sont alors voisins du champ de claquage intrinsèque de l'oxyde. Le C-AFM a également permis de mettre en évidence un courant après claquage à la caractéristique non ohmique, possédant la propriété d'être quasi-indépendant de l'épaisseur d'oxyde et partiellement réversible. Ce courant inaccessible à l'échelle standard a été interprété à l'aide de deux modèles reposant sur l'hypothèse d'un courant filamentaire en accord avec nos expériences. La topographie après claquage est en accord avec une épitaxie du substrat assistée par claquage (DBIE), due à la densité de courant élevée dans le filament.

Depuis une vingtaine d'années, l'industrie de la microélectronique et en particulier le marché des mémoires non-volatiles connaît une évolution considérable, en termes d'augmentation de la capacité d'intégration et de diminution du prix de revient. Ceci a permis au grand public d'accéder aux produits électroniques (téléphones portables, baladeurs MP3, clés USB, appareils photos numériques...) qui connaissent actuellement un énorme succès. Cependant, la miniaturisation des mémoires Flash risque de rencontrer des limitations. C'est pourquoi les industriels et les laboratoires recherchent actuellement de nouvelles voies qui permettraient de prolonger la durée de vie de ces dispositifs. Dans ce contexte, l'objectif premier de cette thèse est l'étude expérimentale et théorique des mémoires non-volatiles à nanocristaux de silicium. Nous avons montré les différentes possibilités d'intégration des nanocristaux de silicium à partir d'un procédé de fabrication standard. Un démonstrateur Flash NOR 32 Mb à nanocristaux de silicium a été réalisé à partir d'un produit ATMEL. Nous nous sommes ensuite intéressés à la caractérisation électrique des cellules et matrices mémoires. Une étude exhaustive de l'influence des conditions de programmation ainsi que des paramètres technologiques sur les performances électriques a été menée. La modélisation de l'effacement Fowler-Nordheim et du « gate disturb » a permis de comprendre l'influence de certains de ces paramètres. Concernant l'écriture par porteurs chauds, nous avons étudié l'influence des conditions d'écriture sur la localisation de la charge à l'aide de simulations TCAD et d'un modèle analytique couplé à des mesures expérimentales.

Dans ce travail nous avons développé trois techniques pour la caractérisation électrique des matériaux pour les applications radiofréquences. La caractérisation électromagnétique de matériaux est une activité croissante avec de nombreuses applications industrielles tels que la microélectronique, l'aéronautique, la médecine, etc. Une monture coaxiale a été réalisée pour la caractérisation de matériaux mous et appliquée au gel fantôme dans une bande de fréquence allant jusqu'à 2GHz. Une méthode de deux lignes de transmission a été développée afin de s'affranchir de l'influence des discontinuités au niveau des connecteurs. Cette méthode a également été appliquée avec succès à la configuration microruban sur un substrat de type FR-4. Parmi les méthodes développées, les techniques affleurantes comme celles des sondes coaxiales en réflexion (S.C.R) et/ou en transmission (S.C.T) ont permis la caractérisation de la silice, de l'alumine 99,9% et du silicium. En utilisant un connecteur SMA, nous avons extrait une tangente de perte inférieure à 10-2 dans la bande allant de quelques MHz à 14GHz et des permittivités relatives jusqu'à 18GHz pour une erreur relative de 3%. L'utilisation de la sonde coaxiale en réflexion pour caractériser des matériaux bicouches a donné des résultats très satisfaisants. L'application aux substrats Silicium dopés a démontré la faisabilité de la caractérisation de substrats bicouches dans le cas où l'on connaît les paramètres électriques et l'épaisseur de l'une des couches. Enfin les simulations électromagnétiques ont montré qu'utiliser les connecteurs K serait une meilleure solution pour la montée en fréquence et la précision.

Cette thèse porte sur l'étude de nanofils silicium réalisés par approche top-down. Elle s'inscrit dans le contexte de la miniaturisation des composants et la compréhension du transport dans les systèmes 1D.<br /><br />Deux voies de fabrication sont envisagées : la lithographie par AFM (Microscope à Force Atomique) et la lithographie électronique. Cette dernière étant plus reproductible, les dispositifs finaux sont fabriqués par cette technique, à partir d'un substrat SOI et plusieurs étapes de gravure et métallisation.<br /><br />L'étude des nanofils par mesures I(V) nous permet de mettre en évidence une zone déplétée à l'interface Si/SiO2 natif. Grâce à l'utilisation de nanofils de largeurs et de longueurs différentes, nous sommes capables de déterminer la largeur de la zone déplétée, la densité d'états d'interface ainsi que le niveau de dopage des nanofils. L'évolution de la résistance des nanofils avec la température est également étudiée et montre une dépendance associée à la diffusion des phonons de surface.<br /><br />Trois applications sont ensuite décrites : un décodeur, un commutateur de courant et un capteur biologique. En effet, la gravure locale des nanofils conduit à une modulation de la bande de conduction, rendant possible la réalisation d'un décodeur. D'autre part, la fabrication de croix à base de nanofils et de grilles latérales à proximité des croix qui contrôlent le passage du courant dans les différentes branches permet de former un commutateur de courant. Enfin, grâce au rapport important de la surface par rapport au volume des nanofils et leur bonne fonctionnalisation chimique, ceux-ci sont utilisés pour détecter électriquement des interactions biologiques (détection de l'ovalbumine).

Les propriétés électriques et physiques de structures à faible dimensionalité ont été étudiées pour des applications dans des domaines divers comme l'électronique, les capteurs. La mesure du bruit bruit à basse fréquence est un outil très utile pour obtenir des informations relatives à la dynamique des porteurs, au piègeage des charges ou aux mécanismes de collision. Dans cette thèse, le transport électronique et le bruit basse fréquence mesurés dans des structures à faible dimensionnalité comme les dispositifs multi-grilles (FinFET, JLT...), les nanofils 3D en Si/SiGe, les nanotubes de carbone ou à base de graphène sont présentés. Pour les approches " top-down " et " bottom-up ", l'impact du bruit est analysé en fonction de la dimensionalité, du type de conduction (volume vs surface), de la contrainte mécanique et de la présence de jonction metalsemiconducteur.

La miniaturisation des composants électroniques qui permet aujourd'hui une intégration à grande échelle a été possible grâce aux innovations des procédés de fabrication. Ces modifications affectent profondément le comportement électrique des transistors MOS lorsque la longueur de grille devient inférieure à 100nm, altérant notre compréhension physique de ce dispositif. Ce travail de thèse se situe dans le domaine de l'étude des performances des transistors fabriqués dans les filières avancées (technologies sub-45nm) et l'analyse de leur réponse électrique. Il propose d'améliorer les méthodologies existantes et apporte de nouvelles techniques d'extraction qui permettent une analyse des paramètres électriques valide dans un environnement industriel, sur des transistors courts. L'utilisation des ces nouvelles techniques permet une compréhension physique plus juste, utile pour prédire les performances des technologies futures.