El empleo de video de alta resolución es una actividad muy común en la actualidad, debido a la existencia de dispositivos portátiles capaces de reproducir y crear secuencias de video, ya sea en HD o en resoluciones mayores, como 4k u 8k. Sin embargo, debido a que las secuencias de video de mayor resolución pueden llegar a ocupar grandes espacios de memoria, estas no pueden ser almacenadas sin antes realizar un proceso de compresión. Organizaciones especializadas como ITU-T Coding Experts Group e ISO/IEC Moving Picture Experts Group, han sido responsables del desarrollo de estándares de codificación de video. De esta manera, para mejorar la transmisión de video y poder obtener resoluciones cada vez mayores, se llevó a cabo el desarrollo del estándar de codificación HEVC o H.265, el cual es el sucesor al estándar H.264/AVC. El presente trabajo de tesis está centrado en el módulo de Transformada Discreta e Inversa del Coseno (DCT e IDCT), el cual forma parte del estándar HEVC y su función es hallar los coeficientes en el dominio de la frecuencia de muestras, para poder cuantificarlas y reducir su número. Se realizó el diseño la arquitectura, tomando en consideración la capacidad de procesamiento de pixeles requerida por el estándar, la frecuencia de operación de circuito y la cantidad de recursos lógicos usados. La arquitectura fue descrita en el lenguaje Verilog HDL y fue sintetizada para dispositivos Zynq – 7000 de la empresa Xilinx. La verificación funcional del circuito fue realizada mediante el uso de Testbenchs en el software ModelSim. Para verificar el funcionamiento de la arquitectura diseñada, se utilizó el software MATLAB para obtener los resultados esperados y se compararon con los obtenidos en la simulación funcional del circuito. La frecuencia máxima de operación fue hallada mediante la síntesis de la arquitectura, la cual llegó a ser de 135 MHz, que es equivalente al procesamiento de secuencias de vídeo de resolución 4k o 3840x2160 pixeles a 65 fps. / Tesis

El presente trabajo tiene como finalidad buscar un método que permita localizar las antenas de una compañía telefónica nueva en toda una ciudad, de manera óptima, minimizando los costos. Se sabe que en la actualidad, dichas antenas son colocadas secuencialmente, una después de otra, dependiendo de la necesidad e incremento de cobertura de un operador móvil, sin tomar en cuenta el sistema como conjunto. Se comenzó con un marco teórico del sistema de comunicaciones móviles como las características de las antenas, clasificaciones y aplicaciones. Luego, se vieron varios modelos de programación lineal que pueden ser posibles formas de resolver el problema, también se revisó programación entera y programación por metas. Después, se hizo un análisis del mercado de celulares en el Perú para tener un contexto más claro de la cantidad actual de equipos y se hizo una proyección de la demanda de celulares para el 2010. Posteriormente, se procedió a investigar los costos de implementar el sistema, tanto de las antenas, como de las torres de telecomunicación y de la colocación de las mismas. Seguidamente, se realizó el planteamiento del modelo. Para ello, se trazaron círculos en todo el plano que representan zonas de la población, dichos círculos estarán lo más cerca posible entre ellos para abarcar todo el territorio. Luego, se trazaron puntos que representarán posibles ubicaciones de antenas. Se probó con tres distintos alcances de antenas: 500 metros, 750 metros y 1000 metros de diámetro. Cada punto cubre, dependiendo del tipo de antena, cierto número de círculos zonales, esto se utilizó para realizar el modelo. Se usó un modelo de programación lineal entera, en particular del tipo binario, donde las variables son la decisión de usar o no la antena de cada tipo en cada uno de los puntos trazados. Solamente se puede elegir un tipo de antena para cada punto y todos los círculos deben estar cubiertos por al menos una antena. Se minimizó el costo total de esta operación, tomando en cuenta los costos variables que implicaron colocar una antena de cierto alcance, luego se le agregó el costo fijo para obtener el costo total mínimo. Se realizó una prueba piloto en el distrito de La Punta y parte de Callao Cercado. Se obtuvo como resultado que dos antenas cubrían la zona con el máximo alcance, demostrando que el modelo funcionaba. Luego, se llevó el modelo a toda la provincia del Callao. La solución fue 49 antenas empleadas en total, con un costo mínimo total de 19.505.715 dólares. / Tesis

El síndrome del pie caído es un trastorno de la marcha de origen neurológico en el cual una persona no puede realizar el movimiento de dorsiflexión del pie lo cual tiene como consecuencia el desarrollo de marchas patológicas que afectan directamente la integridad física de las personas al ser potenciales fuentes de lesiones. Los métodos de tratamiento para la corrección de este trastorno contemplan desde el uso de órtesis, dispositivos de estimulación eléctrica superficial y dispositivos de estimulación eléctrica implantables. Sin embargo, dado el elevado costo de estos equipos son muy poco utilizados en terapias de rehabilitación en el Perú. En el presente trabajo de tesis se diseña e implementa un prototipo de dispositivo de estimulación eléctrica funcional para la corrección del síndrome del pie caído que permite programar los parámetros de estimulación de acuerdo a la necesidad de cada paciente. El desarrollo del prototipo consta de dos módulos: el módulo de sensores de activación, compuesto por sensores FSR, y el módulo electroestimulador encargado de generar y enviar los impulsos eléctricos. En los primeros capítulos se aborda la problemática general del síndrome del pie caído y se mencionan los fundamentos relacionados con este síndrome así como las características de la técnica de estimulación eléctrica funcional. Posteriormente, se detalla el diseño del dispositivo y se describen los módulos que lo conforman así como las etapas involucradas en los mismos. Finalmente, se realizaron pruebas con el prototipo desarrollado con el fin de verificar el cumplimiento de los objetivos establecidos. / Tesis

Uno de los grandes problemas que ocurren en los centros de salud como hospitales, clínicas, etc. en el Perú son las enfermedades denominadas nosocomiales o conocidas como infecciones intrahospitarias. Para reducir el número de personas que adquieren estas enfermedades se cuenta con diversos mecanismos y normas que regulan el cuidado del paciente y personal de salud dentro de los hospitales. Existen muchos métodos para la desinfección de los ambientes en los hospitales, entre ellos los desinfectantes líquidos y la luz ultravioleta. El primero es el más común para la mayoría de ambientes dentro de los hospitales, sea emergencia, sala de operaciones, Unidad de Cuidados Intensivos (UCI), etc. El segundo método es menos utilizado en el Perú, dado principalmente por su alto costo. Una tercera opción, y poca explorada en nuestro país es el uso del ozono como desinfectante. Lo que plantea la presente tesis es el diseño e implementación de un sistema generador de ozono aplicado a la desinfección de habitaciones en los hospitales. El ozono debido a su alto potencial oxidante, es capaz de eliminar toda clase de bacteria, tanto en el aire como en alguna superficie. El nivel de desinfección dependerá de la concentración del ozono en un ambiente, el tipo de bacteria y el tiempo de exposición. El generador de ozono cuenta con una etapa de control con la lógica del programa y la interfaz de usuario; y una etapa de potencia para la obtención de los altos voltajes (superiores a 10 000V) conectados a un capacitador cilíndrico con una entrada de oxígeno gaseoso, el mismo que ingresará a una caja acrílica simulando un ambiente del hospital. Es ahí donde se realizará la exposición a 3 tipos de bacterias durante un tiempo determinado por la lógica de control. / Tesis

El presente trabajo consiste en el diseño de un amplificador diferencial de diferencias (DDA) para la etapa de filtrado de un sistema de adquisición de señales neuronales en un circuito integrado implantable. El bloque analógico se realizó utilizando la tecnología AMS 0.35 μm en el software CADENCE. La metodología usada fue la denominada TOP-DOWN que consiste básicamente en iniciar el diseño con la definición de los parámetros a nivel sistema y descender progresivamente de nivel hasta dimensionar cada transistor y definir el layout del circuito. Una característica importante de esta metodología es que los niveles superiores definen los requerimientos para el siguiente nivel. El segundo objetivo importante es mostrar un flujo de diseño para circuitos integrados donde se utilizan las herramientas de CADENCE. Con esto se busca presentar una documentación que muestre el procedimiento usado a nivel industrial en el desenvolvimiento de circuitos integrados. Es importante mencionar que la principal motivación de realizar este circuito para cumplir los objetivos de la tesis es dar continuación a un proyecto del grupo de microelectrónica que consiste en el desenvolvimiento de un sistema de adquisición de señales neuronales. Algunas partes del proyecto general ya fueron realizadas por tesistas de la universidad y junto con este bloque se completa la parte del filtro pasabanda. El flujo de diseño se desarrollo paso a paso. Primero, se obtuvo las especificaciones del DDA en base a la simulación del macromodelo en el filtro pasabanda con componentes ideales. Luego, con los resultados obtenidos, se determinó los requerimientos de frecuencia, puntos de operación y respuesta en tiempo del circuito. Posteriormente, se dimensionó cada transistor asegurando que el amplificador cumpla con los requerimientos propuestos (modelo nominal y de Montecarlo). De la misma forma que con el esquemático, se validó el netlist del layout simulando los principales parámetros del amplificador y del filtro. Los resultados mas relevantes de la simulación del netlist del circuito extraído del layout son los siguientes: potencia de 5.26μW(@ V DD = 3.3), tensión de offset de 163.89μV y 10.38μVrms de ruido integrado en la banda de paso. Con estos datos, se observa un equilibrio entre la potencia consumida y el ruido integrado del amplificador, que normalmente es muy difícil de conseguir por el diseñador. / Tesis

La sangre, el tejido de la vida, ha sido designada de esta manera porque refleja el balance de nuestro organismo en un equilibrio perfecto. Debido a sus múltiples funciones (transporte de oxígeno y nutrientes a las células, recolección de los productos de desecho, transporte de hormonas, intervención en el equilibrio de ácidos, sales, bases y agua en el interior de las células y en la regulación de la temperatura del cuerpo, defensa contra agentes externos y mecanismos de coagulación) representa una increíble fuente de información del estado biológico y químico del cuerpo y hasta la actualidad su análisis es una de las herramientas más importantes en la medicina. / Tesis

En esta tesis se presenta el diseño e implementación de un electroimán y un actuador electrónico por PWM para un módulo experimental de levitación magnética, para realizar pruebas en el área de control y automatización. Este módulo comprende 3 etapas: etapa de sensado, etapa de control y la etapa de potencia. En la construcción de la etapa de potencia destacan el electroimán, el cual es implementado por un núcleo cilíndrico de hierro enrollado con un cable de cobre y cubierto con un material aislante para su protección, además de un actuador electrónico por PWM implementado por un circuito generador de onda triangular y un circuito amplificador de la señal de control que son acoplados hacia el uso de un amplificador operacional en configuración de comparador para la generación de la señal PWM. Esta señal es utilizada para la activación y desactivación de un transistor de potencia. Con el cual es posible reducir el calentamiento que presenta la bobina y el transistor de potencia. Múltiples pruebas de laboratorio se realizaron con el electroimán y el actuador electrónico así como también de todo el sistema. Se logró obtener resultados muy similares a los hallados en la teoría. Tanto en el electroimán como en el actuador electrónico se tuvo una respuesta bastante lineal frente a los cambios de posición de la esfera, este dato fue importante para el diseño del sistema en la etapa de control. Finalmente se logro que la etapa de potencia cumpla con la función de acondicionar la señal generada por el controlador del sistema para que interactue adecuadamente con el electroimán. Este módulo se desarrolló en la sala de manufactura del Centro de Tecnología Avanzada de Manufactura (CETAM) del departamento de Ingeniería de la Pontificia Universidad Católica del Perú. Este prototipo sirve como instrumento útil para realizar prácticas experimentales en el campo de control de sistemas, que puede ser tomado con fines educativos y a su vez pueda ser desarrollado para su aplicación a otros sistemas. Es por ello que el estudio de estos sistemas de levitación magnética presenta un futuro prometedor. / Tesis

En los últimos años, los esquemas de compresión de imágenes basados en la transformada de Wavelet han ido remplazando a los esquemas clásicos basados en la transformada de Fourier, ya que son más eficientes y ofrecen una mayor posibilidad de análisis debido a su naturaleza multiresolución[1]. La compresión de imágenes actualmente juega un papel muy importante en el desarrollo de equipos portátiles o de telecomunicaciones, ya que estos buscan almacenar grandes volúmenes de información en el menor espacio posible o transmitir información a altas velocidades. Por lo tanto, esto implica migrar de la solución software originalmente concebida, hacia su implementación en procesadores de aplicación específica (hardware), la cual ofrece una mayor flexibilidad y la posibilidad de procesar los datos en tiempo real. Este trabajo presenta la implementación de una versión optimizada del algoritmo de codificación/decodificación SPIHT (Set Partitioning In Hierarchical Trees) sobre un arreglo de puertas programables por campo (FPGA), para lograr una reducción considerable del tiempo de procesamiento. Para ello, se propone una metodología de diseño digital Top-Down capaz de adaptar el estado del arte de un algoritmo específico a su equivalente en hardware programable. Los resultados de las pruebas experimentales demuestran que el diseño alcanza un reducido tiempo de procesamiento, logrando codificar una imagen transformada al dominio Wavelet de 256x256 píxeles en 50 milisegundos y realizar la decodificación de las misma en menos de un milisegundo. Además posee un bajo consumo de recursos, ocupando un 27% del FPGA Stratix EP1S25F1020C5 de Altera para dicha configuración. El sistema esta configurado para comunicarse con una interfaz de usuario visual para la transferencia de imágenes y visualización de resultados por la PC a través del Bus PCI. / Tesis

En la Tesis presentada, nos enfocamos en la implementación de topologías de tags RFID con el uso de un sustrato de papel para obtener dispositivos fáciles de fabricar, flexibles y de bajo coste. Para un mejor entendimiento del proyecto, el trabajo realizado se divide en cinco capítulos, los cuales son detallados a continuación: i) En el Capítulo 1 se realiza una introducción a la situación actual de los sistemas de RFID, características, ventajas y aplicaciones. ii) En el Capítulo 2 se explica el Estado del Arte de los arrays de antenas retrodirectivas. Además, se explican los principales elementos de los tags RFID. iii) En el Capítulo 3 se detalla la primera estructura, la cuál consiste en una configuración de dipolo con un anillo inductivo que garantiza la adaptación de impedancia deseada entre los resonadores y el chip RFID. iv) En el Capítulo 4 se propone un array de dos dipolos en una configuración retro-directiva. v) En el Capítulo 5 se desarrollan las conclusiones generales y se explica las líneas futuras del proyecto. / Tesis

En el presente trabajo de tesis se realizó el diseño de un circuito de protección contra ataques del tipo Differential Power Analysis (DPA) aplicado a tarjetas inteligentes. Este tipo de tarjetas presenta la misma apariencia física de una tarjeta de crédito pero en su estructura cuenta con un circuito integrado. Se utilizó la tecnología AMS 0.35m de la compañía Austriamicrosystem, y se aplicó la técnica denominada Atenuación de Corriente. Esta se basa en la implementación de un circuito ubicado entre la fuente de alimentación y el procesador criptográfico de la tarjeta inteligente, el cual logra disminuir las variaciones de consumo de corriente presentes durante una operación criptográfica. El circuito de protección se dividió en tres bloques: Sensor de Corriente, Amplificador de Transimpedancia e Inyector de Corriente. Cada uno de estos bloques fue diseñado tomando criterios del diseño de circuitos integrados analógicos, tales como consumo de potencia, área ocupada y ganancia. Para esta etapa de diseño se utilizó el modelo Level 1 del transistor MOSFET. Posteriormente, se realizaron simulaciones a cada uno de los bloques del circuito de protección usando el software Cadence. Finalmente, una vez alcanzados los requerimientos establecidos, se procedió al desarrollo del layout físico del circuito diseñado. El circuito diseñado logra una atenuación de las variaciones de consumo de corriente del 86%. Entre sus principales características se puede mencionar que consume 35.5mW , ocupa 2 60000m y presenta 96MHz de ancho de banda. / Tesis