This thesis investigates using processor-in-loop techniques with non-real-time electro-magnetic transient simulation software for designing microcontroller-based systems. The behaviour of a microcontroller is included in the simulation by directly integrating the target microcontroller into an EMTP co-simulation. Additionally, to assist the design process, the optimization functionality of the EMTP program is extended to the microcontroller algorithm. Since non-realtime simulation does not require specialized test hardware to accurately simulate systems, it is both cheaper and able to be used earlier in the controller design process then hardware-in-loop real-time simulation. A component is created in the PSCAD / EMTDC program to integrate a generic controller running an arbitrary periodic algorithm into an EMTP simulation. The component operation is verified by creating a co-simulation of a three-phase induction motor V / f. speed control. The co-simulation results match the behaviour of the resulting system under a fairly broad range of operating conditions, highlighting the applicability of the technique.

This thesis investigates using processor-in-loop techniques with non-real-time electro-magnetic transient simulation software for designing microcontroller-based systems. The behaviour of a microcontroller is included in the simulation by directly integrating the target microcontroller into an EMTP co-simulation. Additionally, to assist the design process, the optimization functionality of the EMTP program is extended to the microcontroller algorithm. Since non-realtime simulation does not require specialized test hardware to accurately simulate systems, it is both cheaper and able to be used earlier in the controller design process then hardware-in-loop real-time simulation. A component is created in the PSCAD / EMTDC program to integrate a generic controller running an arbitrary periodic algorithm into an EMTP simulation. The component operation is verified by creating a co-simulation of a three-phase induction motor V / f. speed control. The co-simulation results match the behaviour of the resulting system under a fairly broad range of operating conditions, highlighting the applicability of the technique.

Diferente do projeto de sistemas digitais, no qual as técnicas de projeto e ferramentas CAD vêm apresentando uma crescente evolução acompanhada da redução de seus preços, o projeto de sistemas analógicos CMOS ainda apresenta uma forte correlação com a experiência do projetista. Dentro deste contexto, importantes fatores como caracterização de tecnologia, modelamento de dispositivos e metodologia de projeto devem ser considerados. Este trabalho apresenta um estudo destes importantes fatores necessários para se realizar o projeto de um sistema analógico com menor custo, bom desempenho e reduzido tempo de projeto. Primeiramente, é necessária uma extensa caracterização da tecnologia CMOS a ser usada, onde os parâmetros que descrevem as caracteristicas elétricas dos dispositivos são obtidos. A partir desta caracterização e das especificações requeridas para o circuito, é feita uma modelagem e sintese a fim de se obter as dimensões dos transistores. Ferramentas para a análise do desempenho elétrico são utilizadas a seguir, antes de se realizar a descrição geométrica (layout) do circuito. Com o layout pronto, uma nova simulação elétrica é feita incluindo os efeitos geométricos, incluindo-se os parasitas R, C e L extraídos do layout. Se os resultados forem satisfatórios, o circuito está pronto para fabricação; havendo degradação do desempenho esperado, uma nova iteração de projeto é realizada. Mais especificamente, este trabalho ilustra o processo de análise de vários circuitos analógicos, assim como as caracteristicas de cada circuito em questão, empregando diferentes metodologias de projeto. Uma metodologia de projeto convencional, baseada em modelos onde se obtém uma equação explícita para a corrente válida na região de operação de saturação do transistor, e uma metodologia de projeto baseada na caracteristica g,/ID do transistor, que apresenta uma sintese unificada, considerando todas as regiões de operação do transistor MOS. Os circuitos a serem analisados e projetados neste trabalho são blocos considerados básicos para construção da maioria dos sistemas analógicos usados atualmente, como, por exemplo, Moduladores Sigma-Delta. Tais blocos são amplificadores, comparadores e filtros analógicos. A metodologia de projeto, baseada em parâmetros do modelo elétrico, é apresentada, enfatizando a caracteristica ~,/ID do transistor. Simulações elétricas serão realizadas (esquemático e layout extraído) para cada bloco, validando-se o projeto para as especificações requeridas. / Design techniques and CAD tools for digital systems are advancing rapidly at decreasing cost, while CMOS analog circuit design is related mostly with the individual experience and background of the designer. Therefore, the design of an analog circuit depends on several factors such as a reliable design methodology, good modeling and circuit fabrication technology characterization. This work presents a study of these factors that allow an analog system to be designed with high quality and performance at low cost, in a reasonable design time. First, an extensive characterization of the technology must be developed, where a11 the parameters that describe the electrical properties of the device are obtained. When this task is complete, an extensive analysis and modeling is made, transforming specifications into circuits with the transistor dimensions calculated. This leads to another important task - using electrical simulation to predict the performance of the circuit. Once the performance goals are satisfied, the designer is faced with the task of geometrical description (layout) of the circuit. Once the layout is finished, it is necessary to include the geometrical effects in a post-extraction simulation. If the results are satisfactory, the circuit is ready for fabrication. In case the specifications are not met, new design iteration must be undertaken. Most of this work focuses on the analysis of several analog circuits, including their functionality, using different design methodologies. A "conventional" design methodology, based on the modeling where a current equation is obtained considering that the transistor is in the saturation region, and a design methodology based on the gm/ID characteristic, that allows a unified synthesis methodology in a11 regions of operation of the transistor. The analog circuits to be analyzed and designed in this work are basic building blocks (amplifiers, comparators and analog filters) that find vast applications today, including an application of interest - Sigma-Delta Modulators. The design methodology based on the g,,lI~ characteristic, and the electrical device parameters related to them, are exercised in this work. In order to demonstrate this analysis, electrical simulations (schematic and extracted layout) of performance will be obtained for each block.

Diferente do projeto de sistemas digitais, no qual as técnicas de projeto e ferramentas CAD vêm apresentando uma crescente evolução acompanhada da redução de seus preços, o projeto de sistemas analógicos CMOS ainda apresenta uma forte correlação com a experiência do projetista. Dentro deste contexto, importantes fatores como caracterização de tecnologia, modelamento de dispositivos e metodologia de projeto devem ser considerados. Este trabalho apresenta um estudo destes importantes fatores necessários para se realizar o projeto de um sistema analógico com menor custo, bom desempenho e reduzido tempo de projeto. Primeiramente, é necessária uma extensa caracterização da tecnologia CMOS a ser usada, onde os parâmetros que descrevem as caracteristicas elétricas dos dispositivos são obtidos. A partir desta caracterização e das especificações requeridas para o circuito, é feita uma modelagem e sintese a fim de se obter as dimensões dos transistores. Ferramentas para a análise do desempenho elétrico são utilizadas a seguir, antes de se realizar a descrição geométrica (layout) do circuito. Com o layout pronto, uma nova simulação elétrica é feita incluindo os efeitos geométricos, incluindo-se os parasitas R, C e L extraídos do layout. Se os resultados forem satisfatórios, o circuito está pronto para fabricação; havendo degradação do desempenho esperado, uma nova iteração de projeto é realizada. Mais especificamente, este trabalho ilustra o processo de análise de vários circuitos analógicos, assim como as caracteristicas de cada circuito em questão, empregando diferentes metodologias de projeto. Uma metodologia de projeto convencional, baseada em modelos onde se obtém uma equação explícita para a corrente válida na região de operação de saturação do transistor, e uma metodologia de projeto baseada na caracteristica g,/ID do transistor, que apresenta uma sintese unificada, considerando todas as regiões de operação do transistor MOS. Os circuitos a serem analisados e projetados neste trabalho são blocos considerados básicos para construção da maioria dos sistemas analógicos usados atualmente, como, por exemplo, Moduladores Sigma-Delta. Tais blocos são amplificadores, comparadores e filtros analógicos. A metodologia de projeto, baseada em parâmetros do modelo elétrico, é apresentada, enfatizando a caracteristica ~,/ID do transistor. Simulações elétricas serão realizadas (esquemático e layout extraído) para cada bloco, validando-se o projeto para as especificações requeridas. / Design techniques and CAD tools for digital systems are advancing rapidly at decreasing cost, while CMOS analog circuit design is related mostly with the individual experience and background of the designer. Therefore, the design of an analog circuit depends on several factors such as a reliable design methodology, good modeling and circuit fabrication technology characterization. This work presents a study of these factors that allow an analog system to be designed with high quality and performance at low cost, in a reasonable design time. First, an extensive characterization of the technology must be developed, where a11 the parameters that describe the electrical properties of the device are obtained. When this task is complete, an extensive analysis and modeling is made, transforming specifications into circuits with the transistor dimensions calculated. This leads to another important task - using electrical simulation to predict the performance of the circuit. Once the performance goals are satisfied, the designer is faced with the task of geometrical description (layout) of the circuit. Once the layout is finished, it is necessary to include the geometrical effects in a post-extraction simulation. If the results are satisfactory, the circuit is ready for fabrication. In case the specifications are not met, new design iteration must be undertaken. Most of this work focuses on the analysis of several analog circuits, including their functionality, using different design methodologies. A "conventional" design methodology, based on the modeling where a current equation is obtained considering that the transistor is in the saturation region, and a design methodology based on the gm/ID characteristic, that allows a unified synthesis methodology in a11 regions of operation of the transistor. The analog circuits to be analyzed and designed in this work are basic building blocks (amplifiers, comparators and analog filters) that find vast applications today, including an application of interest - Sigma-Delta Modulators. The design methodology based on the g,,lI~ characteristic, and the electrical device parameters related to them, are exercised in this work. In order to demonstrate this analysis, electrical simulations (schematic and extracted layout) of performance will be obtained for each block.

Diferente do projeto de sistemas digitais, no qual as técnicas de projeto e ferramentas CAD vêm apresentando uma crescente evolução acompanhada da redução de seus preços, o projeto de sistemas analógicos CMOS ainda apresenta uma forte correlação com a experiência do projetista. Dentro deste contexto, importantes fatores como caracterização de tecnologia, modelamento de dispositivos e metodologia de projeto devem ser considerados. Este trabalho apresenta um estudo destes importantes fatores necessários para se realizar o projeto de um sistema analógico com menor custo, bom desempenho e reduzido tempo de projeto. Primeiramente, é necessária uma extensa caracterização da tecnologia CMOS a ser usada, onde os parâmetros que descrevem as caracteristicas elétricas dos dispositivos são obtidos. A partir desta caracterização e das especificações requeridas para o circuito, é feita uma modelagem e sintese a fim de se obter as dimensões dos transistores. Ferramentas para a análise do desempenho elétrico são utilizadas a seguir, antes de se realizar a descrição geométrica (layout) do circuito. Com o layout pronto, uma nova simulação elétrica é feita incluindo os efeitos geométricos, incluindo-se os parasitas R, C e L extraídos do layout. Se os resultados forem satisfatórios, o circuito está pronto para fabricação; havendo degradação do desempenho esperado, uma nova iteração de projeto é realizada. Mais especificamente, este trabalho ilustra o processo de análise de vários circuitos analógicos, assim como as caracteristicas de cada circuito em questão, empregando diferentes metodologias de projeto. Uma metodologia de projeto convencional, baseada em modelos onde se obtém uma equação explícita para a corrente válida na região de operação de saturação do transistor, e uma metodologia de projeto baseada na caracteristica g,/ID do transistor, que apresenta uma sintese unificada, considerando todas as regiões de operação do transistor MOS. Os circuitos a serem analisados e projetados neste trabalho são blocos considerados básicos para construção da maioria dos sistemas analógicos usados atualmente, como, por exemplo, Moduladores Sigma-Delta. Tais blocos são amplificadores, comparadores e filtros analógicos. A metodologia de projeto, baseada em parâmetros do modelo elétrico, é apresentada, enfatizando a caracteristica ~,/ID do transistor. Simulações elétricas serão realizadas (esquemático e layout extraído) para cada bloco, validando-se o projeto para as especificações requeridas. / Design techniques and CAD tools for digital systems are advancing rapidly at decreasing cost, while CMOS analog circuit design is related mostly with the individual experience and background of the designer. Therefore, the design of an analog circuit depends on several factors such as a reliable design methodology, good modeling and circuit fabrication technology characterization. This work presents a study of these factors that allow an analog system to be designed with high quality and performance at low cost, in a reasonable design time. First, an extensive characterization of the technology must be developed, where a11 the parameters that describe the electrical properties of the device are obtained. When this task is complete, an extensive analysis and modeling is made, transforming specifications into circuits with the transistor dimensions calculated. This leads to another important task - using electrical simulation to predict the performance of the circuit. Once the performance goals are satisfied, the designer is faced with the task of geometrical description (layout) of the circuit. Once the layout is finished, it is necessary to include the geometrical effects in a post-extraction simulation. If the results are satisfactory, the circuit is ready for fabrication. In case the specifications are not met, new design iteration must be undertaken. Most of this work focuses on the analysis of several analog circuits, including their functionality, using different design methodologies. A "conventional" design methodology, based on the modeling where a current equation is obtained considering that the transistor is in the saturation region, and a design methodology based on the gm/ID characteristic, that allows a unified synthesis methodology in a11 regions of operation of the transistor. The analog circuits to be analyzed and designed in this work are basic building blocks (amplifiers, comparators and analog filters) that find vast applications today, including an application of interest - Sigma-Delta Modulators. The design methodology based on the g,,lI~ characteristic, and the electrical device parameters related to them, are exercised in this work. In order to demonstrate this analysis, electrical simulations (schematic and extracted layout) of performance will be obtained for each block.

Presented in this work is the investigation and successful illustration of a coupled model of the human nerve fiber. SPICE netlist code was utilized to describe the electrical properties of the human nervous membrane in tandem with COMSOL Multiphysics, a finite element analysis software tool. The initial research concentrated on the utilization of the Hodgkin-Huxley electrical circuit representation of the nerve fiber membrane. Further development of the project identified the need for a linear circuit model that more closely resembled the McNeal linearization model augmented by the work of Szlavik which better facilitated the coupling of both SPICE and COMSOL programs. Related literature was investigated and applied to validate the model. This combination of analysis tools allowed for the presentation of a consistent model and revealed that a coupled model produced not only a qualitatively comparable, but also a quantitatively comparable result to studies presented in the literature. All potential profiles produced during the simulation were compared against the literature in order to meet the purpose of presenting an advanced computational model of human neural recruitment and excitation. It was demonstrated through this process that the correct usage of neuron models within a two dimensional conductive space did allow for the approximate modeling of human neural electrical characteristics.

O presente trabalho faz inicialmente uma revisão básica a respeito de diodos controlados por porta ressaltando o método criado por Grove, e corrigido por Pierret, para a determinação da velocidade de recombinação superficial, parâmetro esse, importante na análise do desempenho do dispositivo frente a situações que tendem a degradar o funcionamento do mesmo. Em seguida, propomos a utilização de DCP\'s como sensores de radiação luminosa e possivelmente como sensor de cores. Para tanto, simulamos o comportamento de uma junção PN sob iluminação quando variamos a extensão da região de depleção associada à mesma. De acordo com essas simulações, observamos que o rendimento de conversão da energia luminosa para elétrica, em função do comprimento de onda da luz incidente, apresenta dependência com relação a extensão da região de carga espacial. Essa característica pode vir a ser usada, futuramente, na detecção seletiva de comprimentos de onda, e portanto, permitindo a discriminação de cores. A variação da largura da região de depleção nas proximidades de uma junção PN pode ser conseguida, numa estrutura do tipo DCP, através da aplicação em sua porta, de pulsos de amplitude e inclinação adequadas, de forma a levá-lo a operar em depleção profunda. Nessas condições, o valor máximo da largura da região de depleção é maior do que o seu valor máximo estacionário, podendo chegar a até 3 vezes o mesmo, conforme foi constatado por simulação, através de um software por nós desenvolvido, para uma estrutura MOS pulsada. Tal simulação forneceu-nos o campo e potencial elétricos e a concentração de portadores em função da profundidade através da resolução da equação de Poisson com condições de contorno adequadas. Dados os resultados obtidos nas simulações, a próxima etapa foi a elaboração de máscaras litográficas para construir diodos controlados por porta com diferentes geometrias, algumas sugeridas pela literatura, outras ) desenvolvidas para esse trabalho. Tais máscaras foram confeccionadas pelo CTI em Campinas e foram desenhadas através do software Microeletrônica de Etienne Sicard da universidade de Toulouse. Utilizamos as máscaras fabricadas para construir uma pastilha-teste preliminar com os diodos controlados por porta propostos. Infelizmente, nesta única corrida, tivemos curto-circuito entre porta e substrato e apenas as junções PN funcionaram a contento. Obtivemos diodos com fator de idealidade de ~1,4 e densidade de corrente reversa, no melhor dos casos, igual a 1,23.104 nA/cm² para áreas de (1000 x 1000) µm². Por outro lado, como não conseguimos DCP\'s funcionando, utilizamos transistores nMOS convencionais, fornecidos pelo Prof. João Antonio Martino, para medir a velocidade de recombinação superficial, \"velocidade de recombinação aparente\", que resultou em 5,5×106 cm/s, segundo o método proposto por Pierret. / This work presents a basic review about gate-controlled diodes (GCD) mainly on the method created by Grove and corrected by Pierret, for measuring the surface recombination velocity that is an important parameter on the analysis of device performance. In the sequence, we propose the use of GCD\'s as light radiation sensors and, probably as color sensors. To do so, we have simulated the behavior of a PN junction under illumination, varying the depletion region length. The simulations revealed that the luminous to electrical energy conversion depends on the length of the spatial charge region. This could be used, in the future, on the selective wavelength detection, alloying color discrimination. The variation of the depletion region length in the vicinity of a PN junction can be done, in a GCD structure, by applying in its gate, a set of electrical pulses with the right characteristics, in order to drive it to the deep depletion mode. In these conditions, the maximum length of the depletion region is larger than its steady state value, reaching as much as 3 times that value, as could be determined by means of simulation of a pulsed MOS structure, in a specific software developed for that purpose. This software give us the electric field and potencial and the carrier concentration against depth into the silicon by solving the Poisson equation with the right boundary conditions. Keeping these results in mind, the next step was the project of the lithographic masks in order to explore some different geometries, some of them suggested by the literature, others developed in this work. The fabrication of those masks were done by CTI in Campinas e were designed with the software Microeletrônica by Etienne Sicard from the university of Toulouse. We have used the masks to manufacture a preliminary chip test which included gate-controled diodes.Unfortunately, in this unique run, \"short circuits\" between gate and bulk has occurred and only the PN junctions worked as expected. We have obtained diodes with ideality factor of ~1.4 and reverse current density of 1.23.104 nA/cm² in the best case for junction areas of (1000 x 1000) µm². On the other hand, as we have not got gate-controlled diodes which were working, we have used conventional nMOS transistors borrowed by Prof. João Antônio Martino. Surface recombination velocity so was measured in these nMOS transistors and resulted in 5.5.106 cm/s, according to the method proposed by Pierret.

O presente trabalho faz inicialmente uma revisão básica a respeito de diodos controlados por porta ressaltando o método criado por Grove, e corrigido por Pierret, para a determinação da velocidade de recombinação superficial, parâmetro esse, importante na análise do desempenho do dispositivo frente a situações que tendem a degradar o funcionamento do mesmo. Em seguida, propomos a utilização de DCP\'s como sensores de radiação luminosa e possivelmente como sensor de cores. Para tanto, simulamos o comportamento de uma junção PN sob iluminação quando variamos a extensão da região de depleção associada à mesma. De acordo com essas simulações, observamos que o rendimento de conversão da energia luminosa para elétrica, em função do comprimento de onda da luz incidente, apresenta dependência com relação a extensão da região de carga espacial. Essa característica pode vir a ser usada, futuramente, na detecção seletiva de comprimentos de onda, e portanto, permitindo a discriminação de cores. A variação da largura da região de depleção nas proximidades de uma junção PN pode ser conseguida, numa estrutura do tipo DCP, através da aplicação em sua porta, de pulsos de amplitude e inclinação adequadas, de forma a levá-lo a operar em depleção profunda. Nessas condições, o valor máximo da largura da região de depleção é maior do que o seu valor máximo estacionário, podendo chegar a até 3 vezes o mesmo, conforme foi constatado por simulação, através de um software por nós desenvolvido, para uma estrutura MOS pulsada. Tal simulação forneceu-nos o campo e potencial elétricos e a concentração de portadores em função da profundidade através da resolução da equação de Poisson com condições de contorno adequadas. Dados os resultados obtidos nas simulações, a próxima etapa foi a elaboração de máscaras litográficas para construir diodos controlados por porta com diferentes geometrias, algumas sugeridas pela literatura, outras ) desenvolvidas para esse trabalho. Tais máscaras foram confeccionadas pelo CTI em Campinas e foram desenhadas através do software Microeletrônica de Etienne Sicard da universidade de Toulouse. Utilizamos as máscaras fabricadas para construir uma pastilha-teste preliminar com os diodos controlados por porta propostos. Infelizmente, nesta única corrida, tivemos curto-circuito entre porta e substrato e apenas as junções PN funcionaram a contento. Obtivemos diodos com fator de idealidade de ~1,4 e densidade de corrente reversa, no melhor dos casos, igual a 1,23.104 nA/cm² para áreas de (1000 x 1000) µm². Por outro lado, como não conseguimos DCP\'s funcionando, utilizamos transistores nMOS convencionais, fornecidos pelo Prof. João Antonio Martino, para medir a velocidade de recombinação superficial, \"velocidade de recombinação aparente\", que resultou em 5,5×106 cm/s, segundo o método proposto por Pierret. / This work presents a basic review about gate-controlled diodes (GCD) mainly on the method created by Grove and corrected by Pierret, for measuring the surface recombination velocity that is an important parameter on the analysis of device performance. In the sequence, we propose the use of GCD\'s as light radiation sensors and, probably as color sensors. To do so, we have simulated the behavior of a PN junction under illumination, varying the depletion region length. The simulations revealed that the luminous to electrical energy conversion depends on the length of the spatial charge region. This could be used, in the future, on the selective wavelength detection, alloying color discrimination. The variation of the depletion region length in the vicinity of a PN junction can be done, in a GCD structure, by applying in its gate, a set of electrical pulses with the right characteristics, in order to drive it to the deep depletion mode. In these conditions, the maximum length of the depletion region is larger than its steady state value, reaching as much as 3 times that value, as could be determined by means of simulation of a pulsed MOS structure, in a specific software developed for that purpose. This software give us the electric field and potencial and the carrier concentration against depth into the silicon by solving the Poisson equation with the right boundary conditions. Keeping these results in mind, the next step was the project of the lithographic masks in order to explore some different geometries, some of them suggested by the literature, others developed in this work. The fabrication of those masks were done by CTI in Campinas e were designed with the software Microeletrônica by Etienne Sicard from the university of Toulouse. We have used the masks to manufacture a preliminary chip test which included gate-controled diodes.Unfortunately, in this unique run, \"short circuits\" between gate and bulk has occurred and only the PN junctions worked as expected. We have obtained diodes with ideality factor of ~1.4 and reverse current density of 1.23.104 nA/cm² in the best case for junction areas of (1000 x 1000) µm². On the other hand, as we have not got gate-controlled diodes which were working, we have used conventional nMOS transistors borrowed by Prof. João Antônio Martino. Surface recombination velocity so was measured in these nMOS transistors and resulted in 5.5.106 cm/s, according to the method proposed by Pierret.

Ces dernières années ont vu l'émergence d'un nouveaux concept dans le domaine de la microélectronique pour répondre aux besoins grandissant en termes de performances et taille des puces et trouver une alternative au loi de Moore et de More than Moore qui atteignent leur limites. Il s'agit de l'intégration tridimensionnelle des circuits intégrés. Cette innovation de rupture repose sur l'empilement de puces aux fonctionnalités différentes et la transmission des signaux au travers des substrats de silicium via des TSV (via traversant le silicium). Très prometteurs en termes de bande passante et de puissance consommée devant les circuits 2D, les circuits intégrés 3D permettent aussi d'avoir des facteurs de forme plus agressifs. Des points clés par rapport aux applications en vogue sur le marché (téléphonie, appareils numériques) Un prototype nommé Wide I/O DRAM réalisé à ST et au Leti a démontré ses performances face à une puce classique POP (Package on Package), avec une bande passante multipliée par huit et une consommation divisée par deux. Cependant, l'intégration de plus en plus poussée, combinée à la montée en fréquence des circuits, soulève les problèmes des diaphonies entre les interconnexions TSV et les circuits intégrés, qui se manifestent par des perturbations dans le substrat. Ces TSV doivent pouvoir véhiculer des signaux agressifs sans perturber le fonctionnement de blocs logiques ou analogiques situés à proximité, sensibles aux perturbations substrat. Cette thèse a pour objectif d'évaluer ces niveaux de diaphonies sur une large gamme de fréquence (jusqu'à 40 GHz) entre le TSV et les transistors et d'apporter des solutions potentielles pour les réduire. Elle repose sur de la conception de structure de test 3D, leur caractérisation, la modélisation des mécanismes de couplage, et des simulations. / To improve performances of integrated circuits and decrease the technology cost, designers follow “Moore's law” and “Moore than Moore law”, respectively consisting in increasing the transistor density and integrating heterogeneous circuits. This two challenges to overcome leads to a new one: the improvement of the interconnect density. In 2D circuits, the pitch of the pads is still inaccurate compared to the strong component density. Wire bonding and bumps connecting the different chips (Processor, Memory, Logic…) are long and big, leading to RC delays, losses and electrical coupling. 3D integration is a promising strategy consisting in optimizing interconnects by processing TSVs, short and high-density-allowed connections crossing the silicon bulk involving an electrically efficient way to connect the chips. To achieve high performance and reliability in 3D IC, new design rules have to be investigated because of the specific electrical, mechanical and thermal constraints for 3D stacks. Works presented focus on the high frequency substrate noise generated by high speed signals transmitted along TSVs and its impact on sensitive circuits, such as Low Noise Amplifiers. This phenomenon is a major concern for 3D circuit design and yet still lack of extraction results due to experimental difficulties in extracting noise values in a complex 3D stack. The aim of the thesis was to characterize the coupling noise between TSV and MOS devices to understand involved phenomena and to propose solutions. To raise these objectives, we studied isolated TSV, coupled TSV, TSV to wells and MOS transistor coupling through multi-physics simulations, modeling, and measurement up to 40GHz according to polarization and frequency. Specific 3D radiofrequency test structures in 4 ports have been designed for experimental characterization.