Com a necessidade de substituir o trabalho humano em áreas de risco, ambientes impróprios ou inalcançáveis, diversos centros de pesquisas e universidades têm desenvolvido aplicações e estratégias de controle para robôs móveis. Porém, o alto custo na aquisição de um ou mais protótipos para estudos e desenvolvimento de novas tecnologias pode se tornar um fator limitante para o incremento dessas pesquisas. Como parte de uma solução para contornar esta eventual limitação em robótica móvel, uma arquitetura de baixo custo, modular e expansível é apresentada neste trabalho. São apresentadas também as metodologias de desenvolvimento dos módulos, os algoritmos de controle, as interfaces de comunicação e os principais componentes utilizados para desenvolvimento do robô móvel ZEUS, cujo sistema eletrônico de controle é a implementação da arquitetura proposta. Análise de custo, resultados experimentais de sensoriamento e navegação concluem este trabalho. / With the need to replace human work in risk\'s areas, improper or unreachable environments, several research centers, and universities have developed applications and strategies for mobile robots control. However, the high acquisition cost of one or more prototypes used for research and in development of new technologies may become a limiting factor. As part of the solution to get a round any such limitation on mobile robotics, a modular and expandable low-cost architecture is presented in this work. There are also presented the methodologies for modules development, the algorithms of control, the communication interfaces and the main components used for the development of ZEUS mobile robot, whose electronic system control is the implementation of the proposed architecture. Analysis of cost, experimental results of the sensing and the navigation system conclude this work.

Made available in DSpace on 2014-06-11T19:30:32Z (GMT). No. of bitstreams: 0 Previous issue date: 2009-09-04Bitstream added on 2014-06-13T19:19:28Z : No. of bitstreams: 1 batista_ea_dr_ilha.pdf: 3511515 bytes, checksum: 640826f128d375c4f4d6cc00ead5b3e6 (MD5) / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / A aplicabilidade da rede de comunicação junto com o avanço tecnológico é constantemente explorada pelos projetistas de automação e controle, pois, estas vertentes podem melhorar o desempenho de um processo industrial. O padrão IEEE 1451, surge em meio a estes desafios, com intuito de homologar conceitos e tecnologias para implementar uma rede de transdutores inteligentes. Neste trabalho desenvolveu-se uma plataforma de hardware/software para ser utilizada na automação industrial, tanto cabeamento como sem fio, de acordo com os padrões IEEE 1451.2 e IEEE 1451.5. Essa plataforma, denominada neste trabalho por plataforma IEEE 1451, é composta por um hardware, o Módulo de Interface para Transdutores (TIM – Transducer Interface Module), e por um software Processador de Aplicação para Rede de Comunicação (NCAP – Network Capable Application Processor). A lógica de controle e as especificações dos transdutores (TEDS – Transducer Electronics Data Sheet) foram inseridas no TIM por meio da programação (linguagem C/C++) do processador NIOS II e o hardware sintetizado em FPGA da família Cyclone II, especificamente na placa de desenvolvimento DE2 da Altera Corporation. A programação do processador NIOS II baseou-se em um template definido neste trabalho como IEEE 1451 que possui funções e bibliotecas específicas para atender às funcionalidades das aplicações e das normas IEEE 1451. O NCAP possui características de um software supervisório e foi desenvolvido com tecnologia Java no ambiente NetBeans IDE (Integrated Development Environment) versão 6.5. Entre as principais funções deste NCAP está a capacidade de enviar e receber os dados através da porta RS232, geração de relatório incluindo a TEDS, interface gráfica dinâmica e identificação de usuários. A plataforma IEEE 1451 foi testada... / Designers usually exploit the fast evolution of technology along with the application of communication networks to improve the performance on industrial processes. The IEEE 1451 standard comes to aid in the development of networks of intelligent transducers, by defining concepts and technologies used in their implementations. This works intends to provide an application consisting of a hardware/software platform to be used in industrial automation, either wireless or not, according to the 1451.2 and 1451.5 IEEE standards. This IEEE 1451 platform is composed by a hardware part, the Transducer Interface Module (TIM), and a software part, the Network Capable Application Processor (NCAP). The control logic and the transducer specifications (TEDS – Transducer Electronics Data Sheet) were inserted in the TIM by programming in C/C++ a NIOS II processor, synthesized in a FPGA of the Cyclone II family, using the DE2 development board from Altera Corporation. The NIOS II programming was based on an IEEE 1451 template, with functions and libraries to implement the functionalities of the IEEE 1451 applications and guidelines. The NCAP software resembles a supervisory system and was developed in Java in the NetBeans integrated development environment, version 6.5. Amongst its main functions are the capabilities of report generation including TEDS, a dynamic graphical interface, user identification and the ability to send and receive data through a RS232 port. This IEEE 1451 platform was tested in the automation of different applications, demonstrating its flexibility and rapid prototyping suited for the development of control systems. Other advantages are the use of an object oriented language in the development of the NCAP software, which facilitates the code reuse, and the use of reconfigurable hardware for the TIM implementation. The results from this work showed that the technology applied... (Complete abstract click electronic access below)

Orientador: Alexandre César Rodrigues da Silva / Resumo: A utilização de sensores em ambientes inteligentes é fundamental para supervisionar as atividades dos seres humanos. No reconhecimento de atividades humanas, ou HAR (Human Activity Recognition), técnicas de supervisionamento são aplicadas para identificar as atividades realizadas em diversas aplicações, como no esporte e no acompanhamento de pessoas com necessidades especiais. O Sistema de Reconhecimento de Atividades Humanas (SIRAH) é empregado no reconhecimento de atividades humanas, utilizando um acelerômetro localizado na cintura da pessoa monitorada e uma Rede Neural Artificial para classificar sete atividades: em pé, deitado, sentado, caminhar, correr, sentar e levantar. Originalmente implementado no software MATLAB, realizava classificações offline em que os resultados não eram obtidos durante a execução das atividades. Apresenta-se, neste trabalho, o desenvolvimento de duas versões embarcadas do SIRAH, que executam o algoritmo de classificação durante a prática das atividades monitoradas. A primeira implementação foi efetuada no processador Nios II da Altera, que ofereceu a mesma exatidão do sistema offline com processamento limitado, pois o software consome 673 milissegundos para executar a classificação desejada. Para aprimorar o desempenho, outra versão foi implementada em FPGA utilizando a linguagem de descrição de hardware VHDL. O algoritmo de classificação opera em tempo real e é executado em apenas 236 microssegundos, garantindo total amostragem das acelerações... (Resumo completo, clicar acesso eletrônico abaixo) / Mestre

A evolução tecnológica dos sensores, da eletrônica e dos sistemas embarcados melhorou o desempenho, a confiabilidade e a robustez dos sistemas assim como as atividades de manutenção, em especial, as de manutenção proativa. Estes avanços tecnológicos possibilitaram uma nova visão sobre as práticas de manutenção existentes. A expansão das áreas de processamento de sinais e inteligência artificial proporcionou novas abordagens aos sistemas de controle, promovendo a criação de novos modelos de confiabilidade e disponibilidade de equipamentos e sistemas. Além disso, aumentou a precisão no reconhecimento de padrões de falhas, ampliou a avaliação e o diagnóstico de danos em equipamentos e sistemas, e adicionou inteligência aos sistemas de manutenção existentes. Diversas técnicas de processamento de sinais (tais como a transformada de Fourier), de inteligência artificial (as redes neurais artificiais e a lógica nebulosa, por exemplo) e de filtragem adaptativa (os filtros adaptativos, como exemplo) já são utilizadas com sucesso para detectar e prevenir falhas em vários tipos de equipamentos. Os sistemas de manutenção que fazem uso das técnicas de processamento de sinais e inteligência artificial, em conjunto, por exemplo, são conhecidos como sistemas de manutenção inteligente. Através desses sistemas, é possível monitorar as condições físicas, tomar decisões, efetuar ações de manutenção e fornecer diagnósticos precisos de falhas. Este trabalho aborda a implementação de um sistema de manutenção inteligente embarcado que usa a transformada wavelet packet e os mapas auto-organizáveis ou os filtros adaptativos para detectar, classificar e prever falhas em atuadores elétricos. A idéia principal deste trabalho é determinar qual destas ferramentas, mapas auto-organizáveis ou filtros adaptativos, é a mais adequada para o embarque. Espera-se com a implantação embarcada desse sistema de manutenção, por exemplo, evitar falhas nos atuadores e promover uma maior reutilização de peças. / The technological evolution of sensors, electronics, and embedded systems has improved the performance, reliability and robustness of systems as well the maintenance activities, especially the proactive maintenance. These technological advances have provided a new view about the existing maintenance practices. The expansion of signal processing and artificial intelligence has provided new approaches in industrial control systems leading to the proposal of new reliability and availability models for equipments and systems. Moreover, it has increased the precision in failure pattern recognition, has extended the assessment and diagnosis of damages in equipments and systems, and has added intelligence to existing maintenance systems. Several techniques for signal processing (such as Fourier transform), artificial intelligence (artificial neural networks, for example) and adaptive filtering (adaptive filters, as an example) are already used successfully to detect and prevent failures in several kinds of equipments. The maintenance systems that use, for example, the techniques for signal processing and artificial intelligence together are known as intelligent maintenance systems. It is possible to control the physical conditions, make decisions, perform maintenance activities and do accurate diagnosis of failures using those systems. This work presents the implementation of an embedded intelligent maintenance system using wavelet packet analysis and self organizing maps or adaptive filters for detection, classification, and prediction of failures in electrical actuators. The main idea is to determine which of these tools, self-organizing maps or adaptive filters, is the most suitable for the implementation in embedded systems. It is expected that with the implementation of this maintenance system, failures in actuators are avoided, and that a greater reuse of parts is achieved.

Processadores embarcados utilizam eficientemente o paralelismo a nível de instrução para atender as necessidades de desempenho e energia em aplicações atuais. Embora a melhoria de performance seja um dos principais objetivos em processadores em geral, ela pode levar a um impacto negativo no consumo de energia, uma restrição crítica para sistemas atuais. Nesta dissertação, apresentamos o SoMMA, uma arquitetura de memória gerenciada por software para processadores embarcados capaz de reduz consumo de energia e energy-delay product (EDP), enquanto ainda aumenta a banda de memória. A solução combina o uso de memórias gerenciadas por software com a cache de dados, de modo a reduzir o consumo de energia e EDP do sistema. SoMMA também melhora a performance do sistema, pois os acessos à memória podem ser realizados em paralelo, sem custo em portas de memória extra na cache de dados. Transformações de código do compilador auxiliam o programador a utilizar a arquitetura proposta. Resultados experimentais mostram que SoMMA é mais eficiente em termos de energia e desempenho tanto a nível de processador quanto a nível do sistema completo. A técnica apresenta speedups de 1.118x e 1.121x, consumindo 11% e 12.8% menos energia quando comparando processadores que utilizam e não utilizam SoMMA. Há ainda redução de até 41.5% em EDP do sistema, sempre mantendo a área dos processadores equivalentes. Por fim, SoMMA também reduz o número de cache misses quando comparado ao processador baseline. / Embedded processors rely on the efficient use of instruction-level parallelism to answer the performance and energy needs of modern applications. Though improving performance is the primary goal for processors in general, it might lead to a negative impact on energy consumption, a particularly critical constraint for current systems. In this dissertation, we present SoMMA, a software-managed memory architecture for embedded multi-issue processors that can reduce energy consumption and energy-delay product (EDP), while still providing an increase in memory bandwidth. We combine the use of software-managed memories (SMM) with the data cache, and leverage the lower energy access cost of SMMs to provide a processor with reduced energy consumption and EDP. SoMMA also provides a better overall performance, as memory accesses can be performed in parallel, with no cost in extra memory ports. Compiler-automated code transformations minimize the programmer’s effort to benefit from the proposed architecture. Our experimental results show that SoMMA is more energy- and performance-efficient not only for the processing cores, but also at full-system level. Comparisons were done using the VEX processor, a VLIW reconfigurable processor. The approach shows average speedups of 1.118x and 1.121x, while consuming up to 11% and 12.8% less energy when comparing two modified processors and their baselines. SoMMA also shows reduction of up to 41.5% on full-system EDP, maintaining the same processor area as baseline processors. Lastly, even with SoMMA halving the data cache size, we still reduce the number of data cache misses in comparison to baselines.

A complexidade dos dispositivos embarcados propõe novos desafios para o desenvolvimento de software embarcado, além das tradicionais restrições físicas. Então, a avaliação da qualidade do software embarcado e seu impacto nessas propriedades tradicionais torna-se mais importante. Conceitos como reúso abstração, coesão, acoplamento, entre outros atributos de software têm sido usados como métricas de qualidade no domínio da engenharia de software. No entanto, elas não têm sido usadas no domínio do software embarcado. No desenvolvimento de sistemas embarcados outro conjunto de ferramentas é usado para estimar as propriedades físicas, tais como: consumo de energia, ocupação de memória e desempenho. Essas ferramentas geralmente envolvem custosos processos de síntese e simulação. Nos complexos dispositivos embarcados atuais deve-se confiar em ferramentas que possam ajudar na exploração do espaço de projeto ainda nos níveis mais altos de abstração, identificando a solução que representa a melhor estratégia de projeto em termos da qualidade de software, enquanto, simultaneamente, atenda aos requisitos físicos. Neste trabalho é apresentada uma análise da correlação entre métricas de qualidade de software, que podem ser extraídas antes do sistema ser sintetizado, e as métricas físicas do software embarcado. Usando uma rede neural nós investigamos o uso dessas correlações para predizer o impacto que uma determinada modificação no software trará às métricas físicas do mesmo software. Esta estimativa pode ser usada para guiar decisões em direção a melhoria das propriedades físicas dos sistemas embarcados, além de manter um equilíbrio em relação às métricas de software. / The complexity of embedded devices poses new challenges to embedded software development in addition to the traditional physical requirements. Therefore, the evaluation of the quality of embedded software and its impact on these traditional properties becomes increasingly relevant. Concepts such as reuse, abstraction, cohesion, coupling, and other software attributes have been used as quality metrics in the software engineering domain. However, they have not been used in the embedded software domain. In embedded systems development, another set of tools is used to estimate physical properties such as power consumption, memory footprint, and performance. These tools usually require costly synthesis-and-simulation design cycles. In current complex embedded devices, one must rely on tools that can help design space exploration at the highest possible level, identifying a solution that represents the best design strategy in terms of software quality, while simultaneously meeting physical requirements. We present an analysis of the cross-correlation between software quality metrics, which can be extracted before the final system is synthesized, and physical metrics for embedded software. Using a neural network, we investigate the use of these cross-correlations to predict the impact that a given modification on the software solution will have on embedded software physical metrics. This estimation can be used to guide design decisions towards improving physical properties of embedded systems, while maintaining an adequate trade-off regarding software quality.

A evolução tecnológica dos sensores, da eletrônica e dos sistemas embarcados melhorou o desempenho, a confiabilidade e a robustez dos sistemas assim como as atividades de manutenção, em especial, as de manutenção proativa. Estes avanços tecnológicos possibilitaram uma nova visão sobre as práticas de manutenção existentes. A expansão das áreas de processamento de sinais e inteligência artificial proporcionou novas abordagens aos sistemas de controle, promovendo a criação de novos modelos de confiabilidade e disponibilidade de equipamentos e sistemas. Além disso, aumentou a precisão no reconhecimento de padrões de falhas, ampliou a avaliação e o diagnóstico de danos em equipamentos e sistemas, e adicionou inteligência aos sistemas de manutenção existentes. Diversas técnicas de processamento de sinais (tais como a transformada de Fourier), de inteligência artificial (as redes neurais artificiais e a lógica nebulosa, por exemplo) e de filtragem adaptativa (os filtros adaptativos, como exemplo) já são utilizadas com sucesso para detectar e prevenir falhas em vários tipos de equipamentos. Os sistemas de manutenção que fazem uso das técnicas de processamento de sinais e inteligência artificial, em conjunto, por exemplo, são conhecidos como sistemas de manutenção inteligente. Através desses sistemas, é possível monitorar as condições físicas, tomar decisões, efetuar ações de manutenção e fornecer diagnósticos precisos de falhas. Este trabalho aborda a implementação de um sistema de manutenção inteligente embarcado que usa a transformada wavelet packet e os mapas auto-organizáveis ou os filtros adaptativos para detectar, classificar e prever falhas em atuadores elétricos. A idéia principal deste trabalho é determinar qual destas ferramentas, mapas auto-organizáveis ou filtros adaptativos, é a mais adequada para o embarque. Espera-se com a implantação embarcada desse sistema de manutenção, por exemplo, evitar falhas nos atuadores e promover uma maior reutilização de peças. / The technological evolution of sensors, electronics, and embedded systems has improved the performance, reliability and robustness of systems as well the maintenance activities, especially the proactive maintenance. These technological advances have provided a new view about the existing maintenance practices. The expansion of signal processing and artificial intelligence has provided new approaches in industrial control systems leading to the proposal of new reliability and availability models for equipments and systems. Moreover, it has increased the precision in failure pattern recognition, has extended the assessment and diagnosis of damages in equipments and systems, and has added intelligence to existing maintenance systems. Several techniques for signal processing (such as Fourier transform), artificial intelligence (artificial neural networks, for example) and adaptive filtering (adaptive filters, as an example) are already used successfully to detect and prevent failures in several kinds of equipments. The maintenance systems that use, for example, the techniques for signal processing and artificial intelligence together are known as intelligent maintenance systems. It is possible to control the physical conditions, make decisions, perform maintenance activities and do accurate diagnosis of failures using those systems. This work presents the implementation of an embedded intelligent maintenance system using wavelet packet analysis and self organizing maps or adaptive filters for detection, classification, and prediction of failures in electrical actuators. The main idea is to determine which of these tools, self-organizing maps or adaptive filters, is the most suitable for the implementation in embedded systems. It is expected that with the implementation of this maintenance system, failures in actuators are avoided, and that a greater reuse of parts is achieved.

A crescente demanda da indústria exige a produção de dispositivos embarcados em menos tempo e com mais funcionalidades diferentes. Isso implica diretamente no processo de desenvolvimento destes produtos requerendo novas técnicas para absorver a complexidade crescente dos projetos e para acelerar suas etapas de desenvolvimento. A linguagem UML vem sendo utilizada para absorver a complexidade do projeto de sistemas embarcados através de sua representação gráfica que torna o processo mais simples e intuitivo. Para acelerar o desenvolvimento surgiram processos que permitem, diretamente a partir modelos UML, a geração de código para linguagens de descrição de software embarcado (C, C++, Java) e para linguagens tradicionais de descrição de hardware (VHDL, Verilog). Diversos trabalhos e ferramentas comerciais foram desenvolvidos para automatizar o processo de geração de código convencional a partir de modelos UML (software). No entanto, pela complexidade da transformação existem apenas poucos trabalhos e nenhuma ferramenta comercial direcionado à geração de HDL a partir de UML, tornando este processo ainda pouco difundido. Nossa proposta é focada na geração de descrições de hardware na linguagem VHDL a partir de modelos UML de sistemas tempo-real embarcados (STRE), surgindo como alternativa ao processo de desenvolvimento de hardware. Apresenta uma metodologia completa para geração automática de código VHDL, permitindo que o comportamento descrito para o sistema modelado seja testado e validado antes de ser desenvolvido, acelerando o processo de produção de hardware e diminuindo as chances de erros de projeto. É proposto como um processo de engenharia dirigido por modelos (MDE) que cobre desde as fases de análise de requisitos e modelagem UML, até a geração de código fonte na linguagem VHDL, onde o foco é gerar na forma de descrições de hardware, todas aquelas funções lógicas de um sistema embarcado que normalmente são desenvolvidas em software. Para atingir este objetivo, foi desenvolvido neste trabalho um conjunto de regras de mapeamento que estende a funcionalidade da ferramenta GenERTiCA, utilizada como suporte ao processo. Adicionalmente, foram pesquisados e desenvolvidos conceitos que serviram como base para o desenvolvimento de regras utilizadas pela ferramenta suporte para guiar o processo de mapeamento entre as linguagens. Os conceitos e as regras propostas foram validados por meio de um estudo de caso, cujos resultados obtidos estão demonstrados nesta dissertação. / The growing market demand requires the production of embedded devices in less time and with more different features. This directly implies on the development process of these products requiring new techniques to absorb the growing complexity of projects and to accelerate their development stages. UML has been used to handle the embedded systems design complexity through its graphical representation that makes the process simpler and more intuitive. To speed up the development cycle, it has emerged some processes that permit code generating directly from UML models to embedded software description languages (C, C++, Java), and traditional hardware description languages (VHDL, Verilog). Several researches and commercial tools have been developed to automate the code generation process from UML models to conventional languages (software). However, due to the transformation complexity there are only few studies and no commercial tool addressed to HDL generation from UML models, making this process almost unknown. Our proposal is focused on generating hardware descriptions as VHDL code from UML models of real-time embedded systems (RTES), emerging as an alternative to the hardware development. It presents a complete methodology to the VHDL code generation, allowing the behavior described to the modeled system to be tested and validated before being implemented, accelerating the hardware production and decreasing the chances of design errors. It is proposed as a model-driven engineering (MDE) process that covers the phases of requirements analysis, UML modeling, models transformations, and the source code generating process to the VHDL language, where the focus is to generate as hardware descriptions all the logic functions of an embedded system which are usually developed as software. To achieve this goal, this work was developed a set of mapping rules which extends the functionality of the tool GenERTiCA, used to support the process. Additionally, it was researched and developed concepts that were the basis for the development of rules used by the tool support to guide the mapping process between languages. The concepts and proposed rules have been validated through a case study, whose results are shown in this dissertation.

Sistemas embarcados baseados em processadores têm sido largamente aplicados em áreas críticas no que diz respeito à segurança de seres humanos e do meio ambiente. Em tais aplicações, que compreendem desde o controle de freio de carros a missões espaciais, pode ser necessária a execução confiável de todas as funcionalidades do sistema durante longos períodos e em ambientes desconhecidos, hostis ou instáveis. Mesmo em aplicações não críticas, nas quais a confiabilidade do sistema não é um requisito primordial, o usuário final deseja que seu produto apresente comportamento estável e livre de erros. Daí vem a importância de se considerar o auto-teste on-line no projeto dos sistemas embarcados atuais. Entretanto, a crescente complexidade de tais sistemas somada às fortes restrições a que eles estão sujeitos torna o projeto do auto-teste um problema cada vez mais desafiador. Em aplicações de tempo-real a dificuldade é ainda maior, uma vez que, além dos cuidados com as restrições do sistema alvo, deve-se levar em conta o atendimento dos requisitos temporais da aplicação. Entre as técnicas de auto-teste on-line atualmente pesquisadas, uma tem se destacado pela eficácia obtida a um baixo custo de projeto e sem grande impacto no atendimento dos requisitos e restrições do sistema: o auto-teste baseado em software (SBST – Software-Based Self-Test). Neste trabalho, é proposta uma metodologia para o projeto e aplicação de auto-teste on-line para processadores embarcados, considerando-se também aplicações de temporeal. Tal metodologia, denominada STEP (Self-Test for Embedded Processors), tem como base a técnica SBST e prevê o planejamento, a geração e a seleção de rotinas de teste para o processador alvo. O método proposto garante a execução periódica do autoteste, com o menor período permitido pela aplicação de tempo-real, e assegura o atendimento de todas as restrições do sistema embarcado. Além disso, a solução fornecida pelo método alcança uma boa qualidade de teste enquanto auxilia a redução de custos do sistema final. Como estudo de caso, a metodologia proposta é aplicada a diferentes arquiteturas de processadores Java e os resultados obtidos comprovam a eficiência da mesma. Por fim, é apresentada uma ferramenta que implementa a metodologia STEP, automatizando, assim, o projeto e a aplicação de auto-teste on-line para os processadores estudados. / Processor-based embedded systems have been widely used in safety-critical applications. In such applications, which include from cars break control to spatial missions, the whole system operation must be reliable during long periods even within unknown, hostile and unstable environments. In non-critical applications, system reliability is not a prime requirement, but the final user requires an error free product, with stable behavior. Hence, one can realize the importance of on-line self-testing in current embedded systems. Self-testing is becoming an important challenge due to the increasing complexity of the systems allied to their strong constraints. In real-time applications this problem becomes even more complex, since, besides meeting systems constraints, one must take into consideration the application timing requirements. Among all on-line self-testing techniques studied, Software-Based Self-Test (SBST) has been distinguished by its effectiveness, low-cost and small impact on system constraints and requirements. This work proposes a methodology for the design and implementation of on-line self-test in embedded processors, considering real-time applications. Such a methodology, called STEP (Self-Test for Embedded Processors), is based on SBST technique and encloses planning, generation and selection of test routines for the target processor. The proposed method guarantees periodical self-test execution, at the smallest period allowed by the real-time application, and ensures that all embedded system constraints are met. Furthermore, provided solution achieves high test quality while helping in the optimization of the costs of the final system. The proposed methodology is applied to different architectures of Java processors to demonstrate its efficiency. Finally, this work presents a tool that automates the design and implementation of on-line self-test in the studied processors by implementing the STEP methodology.

A sociedade está cada vez mais dependente de sistemas embarcados, sendo que na grande maioria das vezes eles operam de maneira invisível aos seus usuários. Essa dependência torna esses usuários vulneráveis a riscos, devido às falhas que podem ocorrer. Essas falhas podem provocar perdas de vidas ou sérios danos materiais e financeiros. Devido a estes fatos, a qualidade destes produtos torna-se um ponto essencial para se ter um sistema estável, livre de erros e com todas as suas funcionalidades sendo executadas. De encontro a isso, a etapa de teste apresenta-se como indispensável e de relevada importância para a obtenção de um produto com uma boa qualidade. Devido ao alto custo de produção e energia gasto com testes, surge a necessidade de novos estudos, sobre diversificados métodos, para se testar um sistema embarcado. Neste contexto, este trabalho tem como objetivo apresentar os estudos iniciais do teste de um Sistema Operacional Embarcado (SOE), através de um estudo de caso focado na rotina de tratamento de exceção do eCos (Embedded Configurable Operating System), pois ela apresenta uma forte interação entre software e hardware, sendo que esta interação é um dos principais desafios encontrados no teste de um software embarcado. Com isso, este trabalho pretende dar o passo inicial para pesquisas relacionadas aos testes de um Sistema Operacional Embarcado. Após a análise dos experimentos, pôde-se notar que a principal característica do Sistema Operacional Embarcado eCos, a configurabilidade, é um ponto de dificuldade extra para a realização dos testes, pois exige um estudo detalhado do código do SOE, o qual é totalmente genérico, antes do planejamento dos testes, podendo ser gasto muito tempo nessa atividade. Outro ponto é que o teste torna-se totalmente dependente do hardware. Entretanto, os resultados experimentais apresentados para o estudo de caso do presente trabalho foram satisfatórios. / Society is increasingly dependent on embedded systems, which in most cases operate in an invisible manner to its users. This dependence makes the user vulnerable to risks due to failures that may occur. These failures can cause loss of lives or serious property and financial damage. Because of these facts, the quality of these products becomes a key point to have a stable system, free of errors and with all the features running. This testing is of essential importance to obtain a product with good quality. Due to the high cost of production and energy spent on tests, there is a need for further studies on different methods, to test an embedded system. In this context, this work aims at presenting the initial studies as the testing of the Embedded Operating System. The case study was focused on the exception handling routine of the eCos (Embedded Configurable Operating System), because it has a strong interaction between software and hardware, and this interaction is one of the main challenges encountered in testing embedded software. Therefore, this work aims at taking the first steps towards research related to testing an Embedded Operating System. After analyzing the experiments, it was noted that the main feature of the Embedded Operating System, eCos, the configurability, is an extra point of difficulty for the tests. It requires a detailed study of the code eCos, which is completely general, before the planning of tests, and could be spent much time in this activity. Another point is that the test becomes totally dependent on hardware. However, the experimental results presented for the case study of this study showed satisfactory.