Recherche visant à proposer une grille de classement des erreurs orthographiques utilisable pour la correction de tout texte de français écrit, Analyse de quatre typologies existantes et de leurs -fondements théoriques. Critères d’évaluation: 1) vérifier l’adéquation linguistique; 2) voir l’applicabilité réelle du point de vue pédagogique. Résultats de l’analyse. Les typologies présentées par Jean Guion et Georges Farid ont été rejetées, car elles ne répondaient pas au premier critère. Dans les deux cas, la description préconisée du code orthographique s’est révélée inadéquate. Par conséquent, les classements proposés étaient inappropriés vu la confusion entre les diverses composantes linguistiques. Les typologies présentées par l’équipe Bartout, Brunelle et Piacere d’une part, et par Nina Catach d’autre part, ont été retenues après quelques modifications dans la mesure où elles respectaient les deux critères d’évaluation. Les deux grilles proposées visent uniquement le classement des erreurs orthographiques; sont donc exclus les problèmes de calligraphie, de ponctuation, de syntaxe et de cohérence sémantique. / Québec Université Laval, Bibliothèque 2015

Les progrès dans les technologies à base de semi-conducteurs et la demande croissante de puissance de calcul poussent vers une intégration dans une même puce de plus en plus de processeurs intégrés. Par conséquent les réseaux sur puce remplacent progressivement les bus de communication, ceux-ci offrant plus de débit et permettant une mise à l'échelle simplifiée. Parallèlement, la réduction de la finesse de gravure entraine une augmentation de la sensibilité des circuits au processus de fabrication et à son environnement d'utilisation. Les défauts de fabrication et le taux de défaillances pendant la durée de vie du circuit augmentent lorsque l'on passe d'une technologie à une autre. Intégrer des techniques de tolérance aux fautes dans un circuit devient indispensable, en particulier pour les circuits évoluant dans un environnement très sensible (aérospatial, automobile, santé, ...). Nous présentons dans ce travail de thèse, des techniques permettant d'améliorer la tolérance aux fautes des micro-réseaux intégrés dans des circuits évoluant dans un environnement difficile. Le NoC doit ainsi être capable de s'affranchir de la présence de nombreuses fautes. Les travaux publiés jusqu'ici proposaient des solutions pour un seul type de faute. En considérant les contraintes de surface et de consommation du domaine de l'embarqué, nous avons proposé un algorithme de routage adaptatif tolérant à la fois les fautes intermittentes, transitoires et permanentes. En combinant et adaptant des techniques existantes de retransmission de flits, de fragmentation et de regroupement de paquet, notre approche permet de s'affranchir de nombreuses fautes statiques et dynamiques. Les très nombreuses simulations réalisées ont permis de montrer entre autre que, l'algorithme proposé permet d'atteindre un taux de livraison de paquets de 97,68% pour un NoC 16x16 en maille 2D en présence de 384 liens défectueux simultanés, et 93,40% lorsque 103 routeurs sont défaillants. Nous avons étendu l'algorithme aux topologies de type tore avec des résultats bien meilleurs.Une autre originalité de cette thèse est que nous avons inclus dans cet algorithme une fonction de gestion de la congestion. Pour cela nous avons défini une nouvelle métrique de mesure de la congestion (Flit Remain) plus pertinente que les métriques utilisées et publiées jusqu'ici. Les expériences ont montré que l'utilisation de cette métrique permet de réduire la latence (au niveau du pic de saturation) de 2,5 % à 16,1 %, selon le type de trafic généré, par rapport à la plus efficace des métriques existante. La combinaison du routage adaptatif tolérant les fautes statiques et dynamiques et la gestion de la congestion offrent une solution qui permet d'avoir un NoC et par extension un circuit beaucoup plus résilient. / The quest for higher-performance and low-power consumption has driven the microelectronics' industry race towards aggressive technology scaling and multicore chip designs. In this many-core era, the Network-on-chip (NoCs) becomes the most promising solution for on-chip communication because of its performance scaling with the number of IPs integrated in the chip.Fault tolerance becomes mandatory as the CMOS technology continues shrinking down. The yield and the reliability are more and more affected by factors such as manufacturing defects, process variations, environment variations, cosmic radiations, and so on. As a result, the designs should be able to provide full functionality (e.g. critical systems), or at least allow degraded mode in a context of high failure rates. To accomplish this, the systems should be able to adapt to manufacturing and runtime failures.In this thesis, some techniques are proposed to improve the fault tolerance ability of NoC based circuits working in harsh environments. As previous works allow the handling of one type of fault at a time, we propose here a solution where different kinds of faults can be tolerated concurrently.Considering constraints such as area and power consumption, a fault tolerant adaptive routing algorithm was proposed, which can cope with transient, intermittent and permanent faults. Combined with some existing techniques, like flit retransmission and packet fragmentation, this approach allows tolerating numerous static and dynamic faults. Simulations results show that the proposed solution allows a high packet delivery success rate: for a 16x16 2D Mesh NoC, 97.68% in the presence of 384 simultaneous link faults, and 93.40% with the presence of 103 simultaneous router faults. This success rate is even higher when this algorithm is extended to NoCs with Tore topology. Another contribution of this thesis is the inclusion of a congestion management function in the proposed routing algorithm. For this purpose, we introduce a novel metric of congestion measurement named Flit Remain. The experimental results show that using this new congestion metric allows a reduction of the average latency of the Network on Chip from 2.5% to 16.1% when compared to the existing metrics.The combination of static and dynamic fault tolerant and adaptive routing and the congestion management offers a solution, which allows designing a NoC highly resilient.

Cette thèse s'intéresse à la sécurité des programmes embarqués face aux attaques par injection de fautes. La prolifération des composants embarqués et la simplicité de mise en œuvre des attaques rendent impérieuse l'élaboration de contre-mesures.Un modèle de fautes par l'expérimentation basé sur des attaques par impulsion électromagnétique a été élaboré. Les résultats expérimentaux ont montré que les fautes réalisées étaient dues à la corruption des transferts sur les bus entre la mémoire Flash et le pipeline du processeur. Ces fautes permettent de réaliser des remplacements ou des saut d'instructions ainsi que des modifications de données chargées depuis la mémoire Flash. Le remplacement d'une instruction par une autre bien spécifique est très difficile à contrôler ; par contre, le saut d'une instruction ciblée a été observé fréquemment, est plus facilement réalisable, et permet de nombreuses attaques simples. Une contre-mesure empêchant ces attaques par saut d'instruction, en remplaçant chaque instruction par une séquence d'instructions, a été construite et vérifiée formellement à l'aide d'outils de model-checking. Cette contre-mesure ne protège cependant pas les chargements de données depuis la mémoire Flash. Elle peut néanmoins être combinée avec une autre contre-mesure au niveau assembleur qui réalise une détection de fautes. Plusieurs expérimentations de ces contre-mesures ont été réalisées, sur des instructions isolées et sur des codes complexes issus d'une implémentation de FreeRTOS. La contre-mesure proposée se révèle être un très bon complément pour cette contre-mesure de détection et permet d'en corriger certains défauts. / This thesis focuses on the security of embedded programs against fault injection attacks. Due to the spreadings of embedded systems in our common life, development of countermeasures is important.First, a fault model based on practical experiments with a pulsed electromagnetic fault injection technique has been built. The experimental results show that the injected faults were due to the corruption of the bus transfers between the Flash memory and the processor’s pipeline. Such faults enable to perform instruction replacements, instruction skips or to corrupt some data transfers from the Flash memory.Although replacing an instruction with another very specific one is very difficult to control, skipping an instruction seems much easier to perform in practice and has been observed very frequently. Furthermore many simple attacks can carried out with an instruction skip. A countermeasure that prevents such instruction skip attacks has been designed and formally verified with model-checking tool. The countermeasure replaces each instruction by a sequence of instructions. However, this countermeasure does not protect the data loads from the Flash memory. To do this, it can be combined with another assembly-level countermeasure that performs a fault detection. A first experimental test of these two countermeasures has been achieved, both on isolated instructions and complex codes from a FreeRTOS implementation. The proposed countermeasure appears to be a good complement for this detection countermeasure and allows to correct some of its flaws.

Cette thèse est consacrée à l'étude de la robustesse/sensibilité d'un algorithme auto-convergeant face aux SEU's. Ces phénomènes appelés aussi bit-flips qui se traduit par le basculement intempestif du contenu d'un élément mémoire comme conséquence de l'ionisation produite par le passage d'une particule chargée avec le matériel. Cette étude pourra avoir un impact important vu la conjoncture de miniaturisation qui permettra bientôt de disposer de circuits avec des centaines à des milliers de cœurs de traitement sur une seule puce, pour cela il faudra faire les cœurs communiquer de manière efficace et robustes. Dans ce contexte les algorithme dits auto-convergeants peuvent être utilis afin que la communication entre les cœurs soit fiable et sans intervention extérieure. Une étude par injection de fautes de la robustesse de l'algorithme étudié a été effectuée, cet algorithme a été initialement exécuté par un processeur LEON3 implémenté dans un FPGA embarqué dans une plateforme de test spécifique. Les campagnes préliminaires d'injection de fautes issus d'une méthode de l'état de l'art appelée CEU (Code Emulated Upset) ont mis en évidence une certaine sensibilité aux SEUs de l'algorithme. Pour y faire face des modifications du logiciel ont été effectuées et des techniques de tolérance aux fautes ont été implémentés au niveau logiciel dans le programme implémentant l'algorithme. Des expériences d'injection de fautes ont été effectués pour mettre en évidence la robustesse face aux SEUs et ses potentiels « Tallons d'Achille » de l'algorithme modifié. L'impact des SEUs a été aussi exploré sur l'algorithme auto-convergeant implémenté dans une version hardware dans un FPGA. L'évaluation de cette méthodologie a été effectuée par des expériences d'injection de fautes au niveau RTL du circuit. Ces résultats obtenus avec cette méthode ont montré une amélioration significative de la robustesse de l'algorithme en comparaison avec sa version logicielle. / This thesis is devoted to the study of the robustness/sensitivity of a self-converging algorithm with respect to SEU's. These phenomenon also called bit-flips which may modify the content of memory elements as the result of the silicon ionization resulting from the impact of a charged particles. This study may have a significant impact given the conditions of miniaturization that will soon have circuits with hundreds to thousands of processing cores on a single chip, this will require make the cores communicate effectively and robust manner. In this context the so-called self-converging algorithm can be used to ensure that communication between cores is reliable and without external intervention. A fault injection study of the robustness of the algorithm was performed, this algorithm was initially executed by a processor LEON3 implemented in the FPGA embedded in a specific platform test. Preliminary fault injection from a method the state of the art called CEU showed some sensitivity to SEUs of algorithm. To cope with the software changes were made and techniques for fault tolerance have been implemented in software in the program implementing the self-converging algorithm. The fault injection experiments were made to demonstrate the robustness to SEU's and potential problems of the modified algorithm. The impact of SEUs was explored on a hardware-implemented self-converging algorithm in a FPGA. The evaluation of this method was performed by fault injection at RTL level circuit. These results obtained with this method have shown a significant improvement of the robustness of the algorithm in comparison with its software version.

De par l’augmentation de leur utilisation, la sécurisation du vol des drones devient de plus en plus importante. La commande tolérante aux fautes peut alors contribuer à l’obtention d’un niveau de sécurité acceptable. Le but de cette thèse est de développer une méthode de commande tolérante aux fautes basée sur deux types d’approches : l’approche Automatique qui utilise une représentation de systèmes à l’aide de modèles décrivant des évolutions continues et l’approche Intelligence Artificielle qui se base sur la représentation de systèmes à l’aide de modèles discrets ou logiques. Ainsi la première contribution de cette recherche est le développement d'une méthode générique de commande tolérante aux fautes utilisant les cadres de modélisation discret et continu. L’idée consiste à combiner une modélisation continue permettant d’estimer l’état et les paramètres de fautes et une modélisation discrète permettant de prendre une décision en ligne quant au contrôleur à utiliser. L’estimation continue permet d’avoir plus d’informations sur la faute qu’avec une modélisation discrète, alors que celle-ci prend en compte des probabilités de panne et des techniques d’optimisation qui sont plus adaptées à la tâche de décision. La seconde contribution concerne le développement et la validation d’une méthode permettant de détecter et de diagnostiquer la faute. Pour ses avantages, l’idée a été de développer un filtre de Kalman sensibles aux sauts de panne pour l’estimation de l’état et des paramètres de fautes. Pour la détection et le diagnostic de la panne, l’idée a été d’utiliser les données de l’estimation de façon probabiliste. Une fois la faute détectée et identifiée, le système de commande doit réagir pour pouvoir compenser cette faute. La troisième contribution porte donc sur l’amélioration du suivi de la trajectoire par reconfiguration du système de commande. L’objectif est de combiner les méthodes de commutation et d’adaptation, afin de limiter le nombre de contrôleurs en utilisant des contrôleurs adaptatifs pour les modes dégradés, tout en ayant des contrôleurs faciles à concevoir. Des techniques d’optimisation sont alors utilisées de façon à prendre une décision en ligne quant au choix du contrôleur. Finalement, la méthode développée doit être vérifiée avant de pouvoir être implémentée sur un drone. La dernière contribution est l’évaluation de la capacité de la méthode à suivre une trajectoire d’atterrissage en cas de pannes capteurs ou actionneurs grâce à un modèle de drone. / Major security risks appear with the increase of the number of UAV in the air space. Thus, UAV security is more and more important and Fault Tolerant Control (FTC) methods could support the achievement of acceptable security level. The aims of this research is to develop a FTC method which combines two approaches : Automatic Control approach which is based on model which have a continuous representation of the system and Artificial Intelligence approach which is based on discrete or logical model to represent the system. Thus, the first contribution of this thesis is the development of a generic fault tolerant control method which uses discrete and continuous frameworks. The idea was to combine a continuous framework to estimate the state and fault parameters and a discrete framework to take on line a decision about the controller. The continuous estimation provides more knowledge on the fault whereas a discrete model allows the use of different optimization tools which are more adapted to decision task. The second contribution is the development and the validation of a method for fault detection and diagnosis. For its potential, a Kalman filter is adapted in order to be sensitive to abrupt faults and used for state and fault parameters estimation. These estimates are then used in a probabilistic way to detect and identify the fault. Once the fault is detected, the control system should react to compensate the fault. Thus, the third contribution of this thesis is the improvement of the trajectory tracking by reconfiguration of the control system. The aim is to combine switching and adaptive methods in order to limit the number of controllers by using adaptive controllers for degraded modes while having convenient controllers. Optimization tools are then used to take the decision on the controller to use. Finally, the method has to be validated before being implemented on line. The last contribution is the evaluation of the ability of the method to follow its trajectory despite the apparition of actuator or sensor faults during a landing approach.

Le développement des Piles à Combustible (PàC) est en plein essor dans le contexte de transition énergétique mondial. La production d'énergie électrique par les PàCs possède l'atout majeur de ne rejeter que de l'eau et de la chaleur, sans émission de gaz à effet de serre. Pour un développement et une commercialisation plus large des PàCs comme générateurs d'énergie, leur fiabilité et leur durée de vie. Cette thèse est dédiée au Contrôle Tolérant aux Fautes appliquée à la gestion de l'eau dans les Piles à Combustibles de type PEM. Une gestion appropriée de l'état d'hydratation de la PEMFC contribue à éviter les dégradations irréversibles de ses composants et ses performances, et par conséquent à un allongement de sa durée de vie et une augmentation de sa fiabilité. La stratégie de Contrôle Tolérant aux Fautes Actif proposée est constituée d'une méthode de diagnostic basée modèle pour la détection et l'isolation des fautes et d'un contrôleur PID auto-adaptatif régulant la surstoechiométrie en oxygène. Il est à noter que cette stratégie a été validée en ligne sur un système PàC réel. / Fuel Cell (FC) development is expending due to global energy transition. Power generation using FC results in water and heat as by-products, without emission of greenhouse gases. To continue developing and expanding its use as power generators, FC lifetime and reliability have to be enhanced. This thesis work is dedicated to Fault Tolerant Control System (FTCS) applied to water management in PEM Fuel Cells. An appropriate water management of FC allow to avoid irreversible degradations of FC components and performance that lead to an improvement of FC reliability and lifetime.The proposed FTCS is composed of a model-based diagnosis method applied to fault detection and isolation, and a self-tuning PID strategy for oxygen excess ratio control. This strategy is tested and validated on-line on a real FC system.

Après une introduction à l'analyse et au contrôle des systèmes singuliers linéaires, on étudie le placement optimal de capteurs et d'actionneurs, le diagnostic robuste et le contrôle de systèmes singuliers. Le placement optimal de capteurs et d'actionneurs pour les systèmes singuliers s'appuie sur une approche énergétique. Les capteurs et/ou actionneurs sont sélectionnés pour obtenir les plus grands transferts d'énergie entre le système et son environnement. Pour cela on cherche à maximiser les grammiens généralisés. Différentes méthodes de diagnostic robuste sont proposées. Une première approche dédiée aux systèmes maillés autorise une génération de résidus décentralisée afin de détecter et de localiser les défauts de mesures. Une deuxième méthode consiste à étendre le filtrage Hinfini à l'estimation des défaillances. Troisièmement, la génération de résidus fondée sur la factorisation copremière -dont l'intérêt majeur est de pouvoir synthétiser des générateurs de résidus au moyen de filtres propres- est généralisée aux systèmes singuliers. Enfin, la synthèse, et l'utilisation pour le diagnostic robuste, des observateurs de type proportionnel-intégral sont étudiées. Deux stratégies de contrôle de systèmes singuliers sont proposées. Le contrôle multicritère permet de déterminer des correcteurs statiques ou dynamiques assurant le placement de pôles, ainsi que des contraintes de normes H2 et Hinfini sur le système en boucle fermée. Le contrôle tolérant aux fautes intègre un module de diagnostic dans le correcteur afin de localiser les fautes, et de modifier la loi de commande pour minimiser la déviation des sorties dues aux fautes et aux perturbations. Les correcteurs sont des systèmes propres, déterminés par optimisation convexe sous contraintes LMI.

Un système réparti est un système constitué d'un ensemble d'unités de calcul autonomes dotées de capacités de communication afin de résoudre une tâche globale. Ce modèle est suffisament général pour décrire tout type de réseau physique (réseau local, réseau de capteurs, ...). Lorsque la taille d'un système réparti devient importante ou lorsque ce système est déployé dans un environnement non contrôlé, la probabilité que certains éléments du système subissent des fautes (panne, corruption de mémoire, piratage, ...) devient non négligeable. Ces fautes peuvent être classifiées en fonction de leur durée, de leur étendue et de leur nature. Dans cette thèse, nous nous intéressons aux systèmes répartis capables de tolérer simultanément plusieurs types de fautes à travers l'étude de trois problèmes fondamentaux. Nous présentons ainsi un protocole réparti simulant un registre atomique mono-écrivan multi-lecteurs en présence de fautes transitoires et de fautes permanentes de type crash. Ce protocole repose sur deux outils ré-utilisables : un protocole de communication et un système d'estampillage borné. Ensuite, nous proposons une étude de la synchronisation faible d'horloges logiques en présence de fautes transitoires et de fautes intermittentes Byzantines. Nous prouvons de nombreux résultats d'impossibilité et nous fournissons un protocole optimal dans les cas non couverts par ces résultats. Finalement, nous définissons trois nouveaux concepts de tolérance pour les systèmes répartis sujets à des fautes transitoires et des fautes intermittentes Byzantines. Nous donnons un protocole de construction d'une vaste classe d'arbres couvrants optimal selon ces trois concepts.

Les circuits cryptographiques peuvent etre victimes d'attaques en fautes visant leur implementation materielle. elles consistent a creer des fautes intentionnelles lors des calculs cryptographiques afin d'en deduire des informations confidentielles. dans le contexte de la caracterisation securitaire des circuits, nous avons ete amenes a nous interroger sur la faisabilite experimentale de certains modeles theoriques d'attaques. nous avons utilise un banc laser comme moyen d'injection de fautes.dans un premier temps, nous avons effectue des attaques en fautes dfa par laser sur un microcontroleur implementant un algorithme de cryptographie aes. nous avons reussi a exclure l'effet logique des fautes ne correspondants pas aux modeles d'attaque par un jeu precis sur l'instant et le lieu d'injection. en outre, nous avons identifie de nouvelles attaques dfa plus elargies.ensuite, nous avons etendu nos recherches a la decouverte et la mise en place de nouveaux modeles d'attaques en fautes. grace a la precision obtenue lors de nos premiers travaux, nous avons developpe ces nouvelles attaques de modification de rondes.en conclusion, les travaux precedents constituent un avertissement sur la faisabilite averee des attaques par laser decrites dans la litterature scientifique. nos essais ont temoigne de la faisabilite toujours actuelle de la mise en place des attaques mono-octets ou mono-bits avec un faisceau de laser qui rencontre plusieurs octets ; et egalement reveler de nouvelles possibilites d'attaque. cela nous a amenes a etudier des contre-mesures adaptees.

Dans cette thèse nous proposons une nouvelle méthode d'isolation et d'identification de défaut singulier pour les systèmes dynamiques non linéaires. Cette méthode est basée sur la caractéristique de monotonicité de l'erreur de prédiction de l'observateur en fonction de la différence des paramètres. L'ensemble des valeurs admissibles de chaque paramètre est subdivisé en un certain nombre d'intervalles. On construit un observateur d'isolation pour chaque intervalle, cet observateur est initialisé dans l'intervalle considéré. Après l'occurrence du défaut, la valeur du paramètre défectueux doit être dans un des intervalles du paramètre. L'amplitude du résidu calculé par l'observateur d'isolation correspondant à cet intervalle (celui qui contient la valeur du paramètre défectueux) sera dans le domaine limité par deux seuils dynamiques à tout instant. Par contre, les résidus correspondant aux autres intervalles auront de grandes amplitudes et leurs évolutions ne sont pas limitées par les deux seuils dynamiques correspondants. Par conséquent l'intervalle contenant la valeur du paramètre défectueux peut être déterminé et le défaut est donc isolé et identifié. Différentes versions de cette méthode ont été développées : une première avec des seuils fixes, une seconde avec des seuils adaptatifs et une dernière sans seuils. On peut montrer que cette méthode a des points communs avec celle basée sur les observateurs adaptatifs. Cependant, cette dernière a un inconvénient majeur qui est la lenteur de sa vitesse d'isolation. La méthode que nous proposons dans ce travail nous permet de pallier ce problème de la lenteur de vitesse d'isolation.