Mémoire numérisé par la Direction des bibliothèques de l'Université de Montréal.

Les récentes évolutions en microélectronique nécessitent une attention particulière lors de la conception d’un circuit. Depuis les noeuds technologiques de quelques dizaines de nanomètres, les contraintes de consommation deviennent prépondérantes. Pour répondre à ce problème, les concepteurs se penchent aujourd’hui sur l’utilisation d’architectures multi-coeurs hétérogènes incluant des accélérateurs matériels dotés d’une grande efficacité énergétique. Le maintien des spécifications d’un circuit apparait également essentiel à l’heure où sa fabrication est de plus en plus sujette à la variabilité et aux défauts. Il existe donc un réel besoin pour des accélérateurs robustes. Les architectures neuromorphiques, et notamment les réseaux de neurones à impulsions, offrent une bonne tolérance aux défauts, de part leur parallélisme massif, et une aptitude à exécuter diverses applications à faible coût énergétique. La thèse défendue se présente sous deux aspects. Le premier consiste en la conception d’un neurone analogique robuste et à son intégration dans un accélérateur matériel neuro-inspiré à des fins calculatoires. Cet opérateur mathématique à basse consommation a été dimensionné puis dessiné en technologie 65 nm. Intégré au sein de deux circuits, il a pu être caractérisé dans l’un d’entre eux et ainsi démontrer la faisabilité d’opérations mathématiques élémentaires. Le second objectif est d’estimer, à plus long terme, l’impact des nouvelles technologies sur le développement de ce type d’architecture. Ainsi, les axes de recherches suivis ont permis d’étudier un passage vers un noeud technologique très avancé, les opportunités procurées par des Through-Silicon-Vias ou encore, l’utilisation de mémoires résistives à changement de phase ou à filament conducteur. / Due to the latest evolutions in microelectronic field, a special care has to be given to circuit designs. In aggressive technology nodes down to dozen of nanometres, a recent need of high energy efficiency has emerged. Consequently designers are currently exploring heterogeneous multi-cores architectures based on accelerators. Besides this problem, variability has also become a major issue. It is hard to maintain a specification without using an overhead in term of surface and/or power consumption. Therefore accelerators should be robust against fabrication defects. Neuromorphic architectures, especially spiking neural networks, address robustness and power issues by their massively parallel and hybrid computation scheme. As they are able to tackle a broad scope of applications, they are good candidates for next generation accelerators. This PhD thesis will present two main aspects. Our first and foremost objectives were to specify and design a robust analog neuron for computational purposes. It was designed and simulated in a 65 nm process. Used as a mathematical operator, the neuron was afterwards integrated in two versatile neuromorphic architectures. The first circuit has been characterized and performed some basic computational operators. The second part explores the impact of emerging devices in future neuromorphic architectures. The starting point was a study of the scalability of the neuron in advanced technology nodes ; this approach was then extended to several technologies such as Through-Silicon-Vias or resistive memories.

Le travail exposé dans cette thèse cible les nouveaux matériaux susceptibles d'être intégrés dans les mémoires et les applications à base de transistors MOS. Il est divisé en trois chapitres principaux. Le premier chapitre traite des contraintes de fabrication des dispositifs. Nous abordons aussi l'état de l'art ainsi que les objectifs industriels à courte échéance. Ce premier chapitre est important pour donner au lecteur les bases technologiques pour comprendre pourquoi des investissements gigantesques sur ces matériaux sont consentis dans l'industrie microélectronique et la recherche associée. Le second chapitre traite des méthodes de dépôt et croissance des isolants étudiés dans cette thèse. De même nous décrivons au mieux les moyens de caractérisation pour analyser les propriétés physiques et électriques de ces diélectriques. Quelques exemples de matériaux analysés aideront le lecteur à comprendre facilement notre méthode d'investigation scientifique. Le dernier chapitre est une revue de mon travail publié dans des journaux scientifiques de renommée internationale ou d'exposés dans des conférences majeures. Ce chapitre 3 est sous-divisé en 3 sections. La première et deuxième traite de la compréhension des propriétés des silicates d'aluminium-lanthane et oxydes de terre rare obtenus par différentes méthodes de dépôt et recuit. Les résultats ajoutés aux résultats de l'art antérieur donnent un aperçu significatif de notre recherche d'un matériau candidat potentiel comme isolant high k. La dernière section est dédiée aux oxydes de titane et de silicates de titane.

Les récentes évolutions en microélectronique nécessitent une attention particulière lors de la conception d'un circuit. Depuis les noeuds technologiques de quelques dizaines de nanomètres, les contraintes de consommation deviennent prépondérantes. Pour répondre à ce problème, les concepteurs se penchent aujourd'hui sur l'utilisation d'architectures multi-coeurs hétérogènes incluant des accélérateurs matériels dotés d'une grande efficacité énergétique. Le maintien des spécifications d'un circuit apparait également essentiel à l'heure où sa fabrication est de plus en plus sujette à la variabilité et aux défauts. Il existe donc un réel besoin pour des accélérateurs robustes. Les architectures neuromorphiques, et notamment les réseaux de neurones à impulsions, offrent une bonne tolérance aux défauts, de part leur parallélisme massif, et une aptitude à exécuter diverses applications à faible coût énergétique. La thèse défendue se présente sous deux aspects. Le premier consiste en la conception d'un neurone analogique robuste et à son intégration dans un accélérateur matériel neuro-inspiré à des fins calculatoires. Cet opérateur mathématique à basse consommation a été dimensionné puis dessiné en technologie 65 nm. Intégré au sein de deux circuits, il a pu être caractérisé dans l'un d'entre eux et ainsi démontrer la faisabilité d'opérations mathématiques élémentaires. Le second objectif est d'estimer, à plus long terme, l'impact des nouvelles technologies sur le développement de ce type d'architecture. Ainsi, les axes de recherches suivis ont permis d'étudier un passage vers un noeud technologique très avancé, les opportunités procurées par des Through-Silicon-Vias ou encore, l'utilisation de mémoires résistives à changement de phase ou à filament conducteur.

Actuellement, l'étude et le développement d'oxydes à commutation de résistance pour des dispositifs mémoires (Resistive RAM, ou ReRAM) constituent un domaine d'activité intense sur le plan international. Les ReRAMs sont des structures MIM (Métal-Isolant-Métal) dont la résistance peut être modulée par l’application d’une tension. A ce jour, les mécanismes qui régissent la transition de résistance dans les dispositfs ReRAM sont toujours l’objet de débats. Le travail développé dans cette thèse représente une contribution au développement des mémoires ReRAM à base de HfO2. Nous nous intéressons plus particulièrement aux ReRAMs « à pont conducteur » (Conducting Bridge RAM, ou CBRAM) pour lesquelles la transition de résistance est provoquée par la diffusion du métal d’anode. Nous cherchons à améliorer la compréhension des phénomènes qui contrôlent le passage d’un état isolant à un état conducteur. Dans ce cadre, notre travail se focalise sur l’influence des métaux d'électrodes. Le rôle de l’anode et de la cathode sont précisés. Un modèle qualitatif est présenté permettant d’expliquer la commutation de résistance. Nous discutons également des mécanismes de conduction dans l’état de faible résistance. Enfin, l’impact de la structure de l’oxyde est étudié. / The Resistive Random Access Memory (ReRAM) technology is attracting growing interest as a potential candidate for the next generation of nonvolatile memories. ReRAMs are MIM (Metal-Insulator-Metal) devices whose resistance can be tuned by voltage bias. Today the physical mechanisms at the origin of resistance switching are not yet fully understood and are still under debate. In the present work, we are interested in HfO2-based ReRAMs, with a focus on Conducting Bridge RAM (CBRAM) devices in which resistance transition is ascribed to anode metal diffusion. Our goal is to better identify phenomena which govern the high to low resistance transition. In this context, we study the impact of different metal electrodes. The role played by the anode and the cathode is elucidated. A qualitative model describing resistance transition is proposed. Conduction mechanisms in the low resistive state are also discussed. Finally, the impact of oxide structure is studied.

Que son intérêt soit environnemental ou économique, qu’elle s’applique aux macro, micro ou nano systèmes,la récupération d’énergie est une solution permettant de s’affranchir du remplacement, de la recharge ou même de l’utilisation de piles. Cette thèse s’inscrit dans le cadre d’une collaboration entre Oxylane (Decathlon) etle CEA et son objectif est la conception d’un circuit électronique de gestion permettant de récupérer l’énergie mécanique humaine pendant une pratique sportive afin d’alimenter un capteur communicant sans fil. Le système électronique développé dans ce travail exploite l’énergie électrique issue de récupérateurs piézoélectriques,l’extrait et la met en forme grâce à une technique d’extraction efficace et un circuit de puissance approprié.Face au comportement aléatoire de l’être humain fournissant une énergie mécanique intermittente et irrégulière,la topologie Flyback et la technique d’extraction SECE ("Synchronous Electric Charge Extraction") sont utilisés. Le récupérateur est déchargé à son maximum de tension par l’intermédiaire d’une inductance couplée et de deux transistors MOSFETs commandés. Ce travail propose une nouvelle variante de SECE : la technique MS-SECE ("Multi-Shot Synchronous Electric Charge Extraction") permet de transférer l’énergie en plusieurs paquets afin de diminuer les pertes résistives ou le volume du circuit magnétique. Afin de satisfaire la contrainte d’encombrement de l’application visée par Oxylane, un circuit de récupération implémentant cette nouvelle technique est fabriqué en technologie intégrée CMOS 0,35 μm. L’ASIC possède une consommation très faible(1 μW) et commande le circuit de puissance et quelques composants discrets. De cette façon, l’énergie électrique est convertie efficacement vers une capacité réservoir sous 3V. De plus, grâce à ses deux modes de fonctionnement("passif non-optimisé" et "actif optimisé") utilisés successivement, le circuit démarre sans énergie initiale et fonctionne sans batterie rechargeable. Le système final est compatible avec une grande variété de récupérateur piézoélectriques, notamment lorsque leur tension de sortie est élevée (>50V), et permet l’autonomie en énergie d’un capteur communicant sans fil consommant environ 100 μW. / No matter what its purpose is, economic or environmental, energy harvesting is a relevant solution to replaceor to get rid of primary batteries. This thesis is part of a collaborative laboratory between the CEA and Oxylane(Decathlon) and its aim is the design of a power management circuit which harvests mechanical energy fromhuman movements during sport practice in order to power aWireless Sensor Node (WSN). The electronic circuitwhich has been developed in this work recovers energy from piezoelectric harvesters, extracts and conditionsit thanks to an efficient energy extraction technique and to an appropriate power circuit. In response to therandom behavior of human body which supplies an intermittent and irregular energy, the Flyback topology andthe Synchronous Electric Charge Extraction technique (SECE) are employed. The energy harvester is dischargedat its maximum voltage through a coupled-inductor and two MOSFETs transistors. This work proposes a newextraction technique, derived from SECE : MS-SECE ("Multi-Shot Synchronous Electric Charge Extraction")transfers the energy in several magnetic discharges which decreases the resistive losses or the size of the magneticcomponent. In order to satisfy the size constraints aimed by Oxylane, an integrated circuit, fabricated in theAMS 0,35 μm CMOS technology, implements the MS-SECE autonomously. This very low power (1 μW) ASICcontrols the power circuit and a couple of external components. This way, the electrical energy is efficientlyconverted towards a buffer capacitor under 3V. Furthermore, thanks to its two operating modes (passive/nonoptimizedand active/optimized) successively employed, the circuit self-starts and works without battery orinitial energy. The complete system is compatible with a large variety of piezoelectric harvesters, especiallywhen their output voltages are large (>50V). Finally, it enables the complete autonomy of a WSN consumingaround 100 μW.

En raison de la miniaturisation des dispositifs pour semi-conducteurs, le caractère aléatoire de la distribution de dopants dans un dispositif devient un paramètre critique pour les performances de ce dernier. Le but de ce travail est de valider une stratégie de dopage du silicium par un positionnement contrôlé de molécules, alternatif aux implantations, afin de limiter la variabilité de la tension de seuil. Nous avons choisi de contrôler la densité des sites et le positionnement des dopants en combinant le contrôle de la densité des sites d'ancrage et l'utilisation de molécules à fort encombrement stérique. Ceci a été réalisé en étudiant dans un premier temps le greffage de bore sur les silanols de silice amorphe partiellement traitée en température, à partir de molécules porteuses présentant des ligands de différentes tailles et des symétries ; le modèle de greffage a pu être déterminé en utilisant différentes techniques analytiques (IR-DRIFT, multi-core SSRMN et analyses élémentaires). L’élimination des ligands par un traitement thermique a permis de réaliser la fixation du Bore sur la silice avec un rendement supérieur à 96%. Cette méthode a été transférée avec succès à des wafers de silicium recouverts de silice native. Le recuit à haute température permettant la redistribution du bore dans le silicium a été ensuite validée par l’analyse VPD-ICPMS de l’oxyde greffé couplées aux mesures de profil de dopant dans le silicium obtenues par TofSIMS. Ce traitement a conduit à définir un procédé optimal par greffage sur silice mince, donnant des concentrations de dopant dans le silicium équivalentes à celles rapportées par la littérature sur silicium désoxydé, et sans passivation additionnelle de silice pour éviter la volatilisation du Bore greffé. En effet, la taille des ligands permet de contrôler la volatilisation du bore pendant recuit. Les analyses électriques par spectroscopie à effet tunnel ont confirmé l’activation électrique du dopant apporté par greffage et diffusé dans le silicium / With the everlasting shrinking of semiconductor devices, the randomness of dopant distribution within a device becomes more likely to critically impact the performance of the latter. The aim of this work is to validate a silicon doping strategy through a controlled positioning of molecules in place of conventional implantations in order to limit the variability of the threshold tension. In contrast to previous works, doping atoms were directly grafted onto a thin silica layer and not onto a bare silicon surface. Here, we chose to control both site density and positioning by combining the control of site anchoring density and the use of sterically hindered molecules to yield a finely structured doped surface. This was carried out by first optimizing this approach by studying the grafting of boron compounds with ligands of various sizes and symmetries on the surface silanols of non - porous amorphous silica partially treated at high temperatures (700 °C) as a model system. This allowed obtaining a fully characterization of surface species through combined analytical techniques (IR-DRIFT, solidstate multi-core NMR and elemental analyses). The ligands were then eliminated by a thermal treatment, yielding surface boronic acids characterized by IR-DRIFT and NMR with optimal density (> 96%, 6.7*1013 B.cm-²). This technology was then successfully transferred to silicon wafers covered with native silica as evidenced by ICPMS analyses of the grafted oxide layer removed in HF droplet (VPD). Subsequent high temperature annealing step without capping in order to trigger diffusion of boron was then validated on silicon wafers using ICPMS in HF-dipped oxide and in silicon by TofSIMS profile measurements. Such treatment led to a dopant concentration in the silicon matrix equivalent to that reported in the literature (e.g. direct grafting on silicon and cap during annealing). Electrical analyses by tunnel spectroscopy showed the efficiency of the annealing step and confirmed the dopant amount in the surface layer of the silicon wafer

Ce mémoire porte sur la simulation numérique de la réponse des capteurs de pression capacitifs micro-électroniques. Les courbes de réponse du capteur capacitif classique, en fonction d'une pression constante, sont établies. L'auteur examine ensuite les modifications apportées à ces courbes lorsqu'une pression électrostatique est superposée à la pression constante. La suite de ce travail est consacrée à l'étude de capteurs capacitifs de structures plus complexes. Les capteurs à armature déformable d'épaisseur variable sont traités. L'auteur montre l'influence de la variation de l'épaisseur sur la réponse du capteur. Il présente ensuite une étude des capteurs de géométrie polygonale et propose deux applications permettant d'élargir la gamme de pressions. Une analyse du comportement des capteurs en régime de contact est effectuée : la sensibilité des courbes de réponse est nettement améliorée par ce mode de fonctionnement. L'auteur propose finalement une modélisation des capteurs capacitifs en utilisant la théorie non linéaire des fortes déflexions de von Karman. Il est indispensable de tenir compte de cette théorie dès que la déflexion de la plaque sensible est de l'ordre de grandeur de son épaisseur. La simulation des problèmes développés dans ce mémoire fait intervenir des équations et des sytèmes d'équations aux dérivées partielles, linéaires et non linéaires, à deux variables d'espace. La discrétisation de ces équations est effectuée par la méthode générale des différences finies. La résolution des équations résultantes est obtenue par les méthodes itératives du type gradient conjugué et Newton-Raphson. Un logiciel convivial de discrétisation des équations aux dérivées partielles stationnaires linéaires ou non linéaires a été développé. L'auteur présente finalement une étude de la méthode des différences finies curvilignes et de son application à la deflexion des plaques.

Associé au Grand Collisionneur de Hadrons (LHC) du CERN, le détecteur ALICE sera, à partir<br />de 2006, dédié à l'étude du Plasma de Quarks et de Gluons, un état de dé-confinement de la matière.<br />Le système de déclenchement du spectromètre dimuons de ALICE sera constitué de 72 chambres à plaques<br />résistives (RPC) fonctionnant en mode streamer, fournissant près de 21 000 voies de mesure. Un premier<br />prototype de circuit intégré spécifique effectuant la mise en forme des signaux délivrés a été étudié. Son rôle<br />est de fournir une information logique précise en temps lorsque le signal d'entrée correspond au type<br />d'impulsion attendu. Réalisé en technologie AMS BiCMOS 0,8<br />µm, il intègre les fonctions suivantes : une technique de double discrimination nommée ADULT, un système de verrouillage évitant tout re-déclenchement sur une durée de 100ns, un délai variable et une mise en forme et un étage de sortie ECL.<br />Le schéma général a été divisé en plusieurs cellules qui ont été élaborées et simulées. La saisie des masques nécessaires à la fabrication par le fondeur a fait l'objet de beaucoup de soins pour optimiser les performances et la surface de silicium utilisée.<br />Quinze circuits prototypes ont été testés en laboratoire et sous faisceau de particules. Les résultats prouvent que les cellules implantées réalisent les fonctions demandées, et que le système ADULT améliore sensiblement la résolution temporelle. La consommation sera ramenée en dessous de la limite des 100 mW par voie en implantant dans le circuit un étage de sortie LVDS.<br />Ce travail a montré la faisabilité d'un circuit intégré spécifique adapté aux signaux particuliers délivrés par les RPC en mode streamer, dans les tolérances du cahier des charges notamment au niveau des coûts et de la consommation.

Le capteur de pression étudié résulte de l'assemblage hybride d'une cellule sensible capacitive en technologie Silicium/Pyrex et d'un convertisseur capacité/fréquence basé sur le principe de la charge et de la décharge d'une capacité à courant constant. La modélisation de la réponse de chacune des deux parties permet d'établir la fonction de transfert du capteur. La détermination précise des différents paramètres s'effectue à partir d'une approche mixte fondée sur la simulation numérique et sur la caractérisation expérimentale de la cellule et du circuit. L'étude des comportements d'un montage inverseur et d'une architecture ratiométrique montre la faisabilité d'un capteur dans lequel la nonlinéarité et les dérives thermiques s'autocompensent en grande partie. Dans une plage de fréquence de l'ordre de dix pour-cent de la fréquence à pression nulle, le démonstrateur de capteur présente une nonlinéarité inférieure à 1 % et une dérive thermique par degré Celsius égale à deux cents millièmes. La simulation numérique indique que pour optimiser les performances du capteur ratiométrique, il faut que les deux voies de référence et de mesure soient identiques. Cet optimum peut être quasiment atteint en intégrant sur un substrat commun de silicium les deux convertisseurs. Les essais expérimentaux révèlent également des phénomènes d'interférences entre les oscillateurs véhiculés au travers des capacités de recouvrement des transistors MOS. La minimisation de ce problème peut s'obtenir en ajoutant une capacité de découplage suffisamment grande entre les oscillateurs. L'ensemble de ces résultats obtenus permet de conclure que les principes et les technologies utilisées sont adéquats pour développer une nouvelle famille de capteurs de pression miniatures relativement précis (de l'ordre de 1 % de l'étendue de mesure), peu coûteux et facilement interfaçables avec des réseaux de communication numériques.