TinyML är ett snabb växande tvärvetenskapligt område i maskininlärning. Den fokuserar på att möjliggöra maskininlärnings algoritmer på inbyggda enheter (mikrokontroller) som arbetar vid lågt effektområde. Syftet med denna studie är att analysera hur bra TinyML kan är lösa typiska ML-uppgifter. Studien hade fyra forskningsfrågor som svarades genom att undersöka olika litteraturstudier och implementera testmodell både på laptop och på inbyggda enheter (Arduino nano 33). Implementationen började med att skapa maskininlärningsmodell i form av sinusfunktion genom att skapa ett 3- lagers, fullt anslutet neuralt nätverk som kan förutsäga sinusfunktionens utdata, på detta sätt används modellen som en regressionsanalys. Idéen är att träna modellen som accepterar värden mellan 0 och 2π och sedan matar ut ett värde mellan -1 och 1. Därefter konverteras modellen till en Tensorflow Lite för att kunna distribuera den på Arduino nano 33. Resultatet visade att TinyML är bra lösning för att lösa ML-uppgifter eftersom det lyckades överföra ML-algoritmen till mikrokontrollen Arduino nano 33. TinyML kunde hantera och bearbeta data utan behov till internetanslutning vilket gav möjlighet för utvecklare att programmera på ett effektivt och lämpligt sätt. TinyML verkar ha en ljus framtid och många vetenskapliga studier påpekar att maskininlärningens största fotavtryck i framtiden kan vara genom TinyML. / TinyML is a rapidly growing interdisciplinary field in machine learning. They focus on enabling machine learning algorithms on built-in devices (microcontrollers) that work at low power ranges. The purpose of this study is to analyze how well Tiny-ML can solve typical ML tasks. The study had four research questions that were answered by examining different literature studies and implementing test model both on laptop and on built-in devices (Arduino nano 33). The implementation began with creating a machine learning model in the form of a sine function by creating a 3-layer, fully connected neural network that can predict the output of the sine function, in this way the model is used as a regression analysis. The idea is to train the model that accepts values between 0 and 2π and then outputs a value between -1 and 1. Then the model is converted to a Tensorflow Lite to be able to distribute it on the Arduino nano 33. The results showed that TinyML is a good solution for solving ML data, as they managed to transfer the ML algorithm to the microcontroller Arduino nano 33. They could handle and process data without the need for an Internet connection, which allowed developers to program, anywhere and anytime any. TinyML seems to have a bright future and many scientific studies point out that the biggest footprint of machine learning in the future may be through TinyML.

Microcontrollers, the brains of embedded systems, have found their way into every aspect of our lives including medical devices such as pacemakers. Pacemakers provide life supporting functions to people therefore it is critical for these devices to meet their timing constraints. This thesis examines the use of hardware co-processing to accelerate the calculation time associated with the critical tasks of a pacemaker. In particular, we use an FPGA to accelerate a microcontroller’s calculation time of the Kendall Tau Rank Correlation Coefficient algorithm. The Kendall Tau Rank Correlation Coefficient is a statistical measure that determines the pacemaker’s voltage level for heart stimulation. This thesis explores three different hardware distributions of this algorithm between an FPGA and a pacemaker’s microcontroller. The first implementation uses one microcontroller to establish the baseline performance of the system. The next implementation executes the entire Kendall Tau algorithm on an FPGA with varying degrees of parallelism. The final implementation of the Kendall Tau algorithm splits the computational requirements between the microcontroller and FPGA. This thesis uses these implementations to compare system-level issues such as power consumption and other tradeoffs that arise when using an FPGA for co-processing.

No description available.

Yes / The use of information technology and technological medical devices has contributed significantly to the transformation of healthcare. Despite that, many problems have arisen in diagnosing or predicting diseases, either as a result of human errors or lack of accuracy of measurements. Therefore, this paper aims to provide an integrated health monitoring system to measure vital parameters and diagnose or predict disease. Through this work, the percentage of various gases in the blood through breathing is determined, vital parameters are measured and their effect on feelings is analyzed. A supervised learning model is configured to predict and diagnose based on biometric measurements. All results were compared with the results of the Omron device as a reference device. The results proved that the proposed design overcame many problems as it contributed to expanding the database of vital parameters and providing analysis on the effect of emotions on vital indicators. The accuracy of the measurements also reached 98.8% and the accuracy of diagnosing COVID-19 was 64%. The work also presents a user interface model for clinicians as well as for smartphones using the Internet of things. / Princess Nourah bint Abdulrahman University Researchers Supporting Project number (PNURSP2022TR140), Princess Nourah bint Abdulrahman University, Riyadh, Saudi Arabia.

The "SmartCane+" thesis abstract outlines an initiative aimed at improving conventional walking canes into more intelligent, helpful devices for senior citizens. The incorporation of microcontrollers, which permits wireless communication and connection functions, is the primary innovation. With the use of MIT App Inventor, a unique mobile application and this technology, the cane can send its position to the user using Bluetooth. Because it can stop the cane from becoming lost, which is a regular problem for senior users, this function is especially beneficial. The SmartCane+ design places a strong focus on accessibility and cost. The idea maintains cheaper prices and simpler technology by choosing not to add complex hardware, which makes it easier for consumers to embrace and operate without feeling overwhelmed by complexity. By striking a mix between cutting-edge technology and intuitive operation, the design hopes to keep the cane a help rather than a burden. The results of the project indicate that the SmartCane+ effectively improves the safety and independence of senior users by ensuring the cane remains within a reachable distance and providing timely alerts. Testing showed reliable performance in various environments, although closed spaces introduced more variability. Future work will focus on enhancing the system’s accuracy, optimizing power consumption, and expanding compatibility with other mobile platforms.

FundaÃÃo Cearense de Apoio ao Desenvolvimento Cientifico e TecnolÃgico / Buscam-se de soluÃÃes de automaÃÃo computadorizada de baixo custo que auxiliem estaÃÃes compactas de tratamento de efluentes a adequar o efluente tratado aos requisitos legais, protegendo os corpos receptores contra lanÃamentos inadequados. Tem por objetivos especÃficos o desenvolvimento de um sistema de supervisÃo automÃtica para pequenas estaÃÃes de tratamento de Ãguas residuais e a criaÃÃo de uma base de dados histÃrica para apoio à tomada de decisÃo no que concerne a operaÃÃo e manutenÃÃo do processo. Para alcanÃar tais objetivos, foi analisada uma configuraÃÃo combinada, constituÃda pelo reator anaerÃbio de fluxo ascendente em manta de lodo, seguido do sistema de lodo ativado convencional. Tal sistema à utilizado para tratar os efluentes sanitÃrios do Hospital Waldemar de AlcÃntara, situado no bairro de Messejana, em Fortaleza â CE. De modo geral, hà poucos estudos sobre instrumentaÃÃo eletrÃnica e automaÃÃo aplicados a sistemas combinados desse tipo. Inicialmente sÃo apresentados os conceitos bÃsicos sobre o tratamento de efluentes, bem como descritas as partes componentes do sistema de tratamento, dando, assim, suporte para que estudos sobre automaÃÃo sejam desenvolvidos. No decorrer do trabalho sÃo apresentadas a descriÃÃo e a motivaÃÃo para o uso de sensores no sistema de monitoramento automÃtico de estaÃÃes de tratamento, bem como da eletrÃnica necessÃria para sua implantaÃÃo. TambÃm à apresentada a descriÃÃo da arquitetura mestre-escravo usada no sistema, bem como do funcionamento de cada mÃdulo que o compÃe, abordando o desenvolvimento de hardware e software para cada um. Por fim, sÃo analisados os resultados da experimentaÃÃo de campo do sistema de monitoramento automÃtico. A pesquisa resultou em um sistema computadorizado de monitoramento aplicado a situaÃÃes reais em campo, possibilitando uma compreensÃo mais profunda a respeito do processo de tratamento de esgoto e de sua operaÃÃo mediante o acesso a dados, seja em tempo real, seja acessando a base de dados formada. / This work focuses on the investigation of low costs computerized automation solutions to assist compact wastewater treatment plants, adjusting the treated effluent to the legal requirements, protecting the waterâs receptors against inadequate discharge. The objectives are the development of an automatic supervision system for small wastewater treatment plants and the creation of a historical database to support the decision making process concerning the process operation and maintenance. In this work, a combined configuration is analyzed, constituted of the up flow anaerobic sludge blanket reactor followed by conventional active sludge. Such system treats the effluents of the Hospital Waldemar de AlcÃntara, situated in the neighborhood of Messejana, in Fortaleza - CE. In general, few researches can be found onthe electronics instrumentation and automation applied for combined systems like this one. Initially, the basic concepts on wastewater treatments are presented, as well as a description of parts that compose the system, therefore supporting the development of automation studies. After that, the description and the motivation for the use of the sensors in the automatic supervision system for small effluent treatment systems is presented, as well as the electronics necessary for its implementation. A description of the master-slave architecture used in the system is presented, as well as the functioning of each module that composes it, approaching the hardware and software development for each one. The research resulted in an applied system for real field situations, making possible a deeper understanding of the wastewater process and its operation through the data access, either in real time or by the access of the built database.

A eletrônica embarcada teve um expressivo ganho de espaço dentro dos veículos ao longo dos últimos anos, mais especialmente no que se refere ao gerenciamento eletrônico do motor á combustão, uma vez que a inteligência empregada nesse sistema vem sofrendo constante evolução, sendo uma das evoluções, a utilização da estratégia FLEX de gerenciamento. O domínio das técnicas de controle de um motor á combustão interna torna-se desafiador em sua própria natureza, haja vista que envolve conceitos heterogêneos e concorrentes entre si em se tratando de aspectos de engenharia. Dessa forma, ainda é restrito o número de profissionais com conhecimento e competência para desenvolver atividades relacionadas ao gerenciamento desse sistema. Esse projeto teve por intuito o emprego de um empenho intelectual realizado em equipe a fim de desenvolver uma unidade de gerenciamento referente ao controle de um motor á combustão interna com estratégia FLEX de gerenciamento, tornando possível a inserção da cultura do estudo de gerenciamento de motores FLEX dentro das universidades, tais como, FATEC-Santo André, Escola Politécnica da USP e principalmente, a FATEC- Sorocaba. Para esse desenvolvimento, uma unidade já existente foi utilizada, sendo a mesma aplicada em seu projeto primitivo no Gol 1.6 com gerenciamento à gasolina e totalmente reprojetada na em seu firmware para o veículo VW Polo 1.6 na atual ocasião. Agora em uma aplicação FLEX, a partir de técnicas de controle, foi possível alcançar resultados similares aos observados na unidade original que equipa o veículo. Embora os resultados obtidos tenham limitações devido às condições de uso do veículo, estrutura da instituição e também do tempo disponível para esse desenvolvimento, foi possível entender e compreender diversos fatores antes maculados pela distância do contato direto com um sistema de gerenciamento real aplicado em um motor à combustão interna. Ademais, dentro das limitações citadas, os resultados obtidos mostraram-se bastante satisfatórios. / The embedded electronics had an expressive gain of space within the vehicles over the last years, more especially regarding the electronic management of the combustion engine since the intelligence employed in this system has been under constant evolution, being one of the evolutions, the use of the FLEX management strategy. The domain of control techniques of an internal combustion engine becomes challenging in its own nature since it involves heterogeneous concepts and competing with each other in the engineering aspects, in this way, the fluency in activities related to the management of this system is very rarefied in the professional and academic environment. The purpose of this project was the use of an intellectual commitment made in a team to develop a management unit for the control of an internal combustion engine with FLEX management strategy, making possible the insertion of the FLEX engine management study culture within the universities, such as, FATEC-Santo André, Polytechnic School of USP and mainly, FATEC-Sorocaba. For this development, an already started unit was used, being applied in its original design in Gol 1.6 with gasoline management and totally redesigned in its firmware for Polo 1.6 in the current occasion, now in a FLEX application, from techniques of control, it was possible to achieve results similar to those observed in the original unit equipping the vehicle. Although the results obtained have limitations due to the conditions of use of the vehicle, structure of the institution and also the time offered for this development, it was possible to understand several factors previously tainted by the distance of direct contact with a real management system applied in a motor to the internal combustion, in addition, within the mentioned limitations, the obtained results were shown quite satisfactory.

Security systems are gaining increasing importance in recent times to protect life and valuable resources. Many advanced methods of providing security have been developed and are in use in the last few decades. Of these, one important area is the security system required for military/strategic applications, which has advanced greatly. But, such systems being complex and expensive are useful in high-end applications only. However, with the recent progress in technology and the growing need for increased security in civilian and other applications, many low cost solutions for security systems have now emerged. As a result, many applications where only a simple intruder alarm was the means of providing security in earlier days are now able to associate with more advanced and foolproof access control techniques. And the field of Access Control Systems (ACSs) using modern approaches has become a major means of providing security in all applications, both military and civilian.

Este trabalho propõe a geração de uma arquitetura dedicada a aplicações específicas, baseadas no microcontrolador MCS8051. Por ser utilizado na solução de problemas em indústrias locais, este processador foi escolhido para servir como base em um sistema dedicado. O 8051 dedicado gerado deverá permitir a integração completa do sistema, proporcionando um aumento do valor agregado e, conseqüentemente, a diminuição do custo. Busca-se com a otimização da arquitetura obter um conjunto de instruções reduzido, construído com as instruções mais utilizadas em cada aplicação. O objetivo principal da otimização do conjunto de instruções está relacionado ao fato de que os circuitos decodificadores e geradores de microcódigo da parte de controle ocupam uma área significativa do processador. Uma otimização no sentido de reduzir-se o conjunto de instruções, portanto, resulta numa economia de área, o que vem de encontro com a idéia da integração completa do sistema com o processador. Um processador dedicado a aplicações específicas (ASIP) irá possuir um custo maior do que a sua versão original, devido as otimizações realizadas. Para compensar este custo, uma alternativa a seguir é a integração completa do sistema. Um Sistema Integrado para Aplicações Específicas (SIAE) torna-se desejável, pois aumentando o valor agregado do circuito possibilita-se a redução do custo pela eliminação de conexões da placa, do encapsulamento de outros circuitos, entre outros motivos. Todavia, para que um SIAE possa ser construído com um custo aceitável, é necessário que seja construído em uma área que não exceda muito a área original do processador. Tenta-se fazer isto neste trabalho, através da implementação de aplicações com poucas instruções diferentes. Por ser uma arquitetura comercial, o 8051 possui um grande parque de software desenvolvido e resolvendo problemas. Isto pode ser considerado uma vantagem pois, software básicos como por exemplo, compiladores, já estão desenvolvidos. Outra vantagem é o grande número de engenheiros treinados na sua utilização. Desse modo, torna-se necessária a criação de uma compatibilidade de software, para preservar o que já está desenvolvido. Uma vez que a programação em nível de linguagem montadora tende a constituir-se em uma tarefa cansativa e sujeita a erros, é desejável que se tenha uma compatibilidade em alto nível, ou seja, através de um compilador. Para criar a compatibilidade de SW necessária é realizada a otimização de um compilador C desenvolvido para o 8051. A escolha pela linguagem C deve-se ao fato de sua grande utilização. O compilador C otimizado procura utilizar um conjunto de instruções reduzido para obter a economia de área. Quando uma instrução necessita ser utilizada e não está presente no conjunto de instruções desejado, o compilador tenta substituí-la por outra(s). Um conjunto de instruções é utilizado para cada aplicação, sendo constituído pelas instruções mais utilizadas por esta. Para determinar as instruções mais utilizadas de cada aplicação é realizada uma análise estática sobre um código em linguagem montadora previamente compilado. As instruções implementadas serão sempre parte do conjunto de instruções original do 8051, de modo que novas instruções não serão criadas.Um programa em linguagem montadora gerado com um conjunto de instruções reduzido (RISC) normalmente terá um número maior de instruções do que o seu 10 equivalente com o conjunto de instruções completo (CISC). Isto ocorre porque possivelmente algumas substituições de uma instrução por outras, terão que ser realizadas. Como as instruções que serão utilizadas nas substituições pertencem ao conjunto de instruções original, o programa gerado com o compilador otimizado poderá executar em um tempo maior do que se fosse compilado com o código CISC. Para compensar esse atraso foi implementado um pipeline de instruções para o 8051. Este trabalho apresenta resultados da Síntese Lógica em Standard Cell e FPGA da arquitetura otimizada. Além disso, resultados de programas em linguagem montadora gerados com o compilador otimizado, são também apresentados. / This work discusses a processor for specific applications architecture, based on the MCS8051 microcontroller. This processor is used as a solution for many local industry applications, being the base of dedicated systems. The dedicated 8051 generated should allow complete integration of the system, and with the added value to the chip, reduced costs. The architecture optimization will produce as result a reduced instruction set, made by the often used instructions for each application. The main instruction set optimization goal refers to the instrucions decoders and microcode generators in the control part, because a large area in the processor is needed to implement them. Thus, a reduced instruction set will allow area savings, making possible the complete system integration in a chip. An ASIP architecture will have a higher cost than the original one. An alternative to solve this problem is add value to the chip, creating an Application Specific Integrated System (ASIS). An ASIS can be made with a acceptable cost, if it’s possible to integrate other circuits to the chip without area increase. This can be done in the area saved by using fewer implemented instructions. Because the 8051 is a commercial architecture, there is a large amount of software developed for it. This can be considered an advantage because basic softwares like compilers are available, being not necessary to create them. Another advantage refers to the large number of engineers trained to use the 8051. To preserve the already developed applications it’s necessary to mantain software compatibility. Assembler level programming is very boring an error prone task, being desirable to have software compatibility at higher levels through the use of high level languages. To create the necessary SW compatibility, a C compiler developed for 8051 was optimized. The chose for C language refers to its large utilization. The optimized C compiler tries to use a reduced instruction set, formed with the most important instructions for each application, in order ro save area. When an instruction needs to be used in an application, and it’s not present in the instruction set, the compiler tries to replace it with other instructions. The compiler will not use instructions not present in the original 8051 instruction set. So, new instrucions will be not created. To create an instruction set formed with the most important instructions for each application, a static analysis is made on a precompiled assembler source. An assembler source generated with a reduced instruction set (RISC) will probably have more instructions than the same assembler generated with a full instruction set (CISC). This can be explained because of the replacements instruction. If one instruction is replaced by other two, and these are from the original instruction set, probably the time needed to execute them would be higher. In order to deal with this problem, an instruction pipeline was implemented to the 8051. This work presents Standard Cells and FPGA results of Logic Synthesis of the optimized architecture. Also, assembly programs generated by the optimized compiler are presented.

Este trabalho trata de arquiteturas e algoritmos para o desenvolvimento de sistemas computacionais. Tais sistemas são constituídos de um microprocessador (específico ou comercialmente disponível), de seu conjunto de programas e de um HW dedicado que será utilizado para otimização do sistema. O objetivo principal desta tese é demonstrar que, presentemente, a linha divisória entre HW e SW e cada vez mais tênue, e a transição entre um e outro pode ser feita de maneira suave pelo projetista de sistemas, na busca de um ponto ótimo no balanço entre custo e desempenho. Apresenta-se em seqüência o ambiente de CAD, a classificação de rotinas e os métodos de otimização tendo em vista esta classificação para o aumento de desempenho de sistemas computacionais. A seguir são apresentadas técnicas para processadores dedicados de arquitetura Risc, visando a otimização de certos tipos de programas. Os resultados de aceleração são apresentados para um conjunto de exemplos. Tendo em vista o mercado nacional de eletrônica, fortemente baseado em microcontroladores, estudam-se e mostram-se possibilidades de otimização e integração de sistemas baseados em tais processadores, assim como a aplicabilidade das mesmas técnicas para processadores dedicados. A viabilidade técnica desta realização é discutida através de exemplos baseados em aplicações reais. Finalmente, a validação de sistemas computacionais, em especial aqueles trabalhados nesta tese, é discutida. / This work discusses architectures and algorithms for the development of computational systems, which are based on a microprocessor (custom or off-the-shelf), the set of application programs and a dedicated HW, used to increase the performance of the whole system. The goal of this work is to show that, nowadays, the division line between SW and HW is smooth, and the transition from one to the other can be achieved by the system designer using a specific CAD in order to obtain a trade-off between cost and performance. The CAD environment is presented, followed by routine classification and optimization methods based on the former classification to increase the performance of the system. Techniques devoted to systems based on dedicated Risc processors are showed next, to optimize certain type of programs. Positive results are shown for a set of examples. Since the Brazilian electronics market is strongly based on microcontrollers, the study and results of optimization techniques regarding this type of systems are also presented. The same techniques can be applied to dedicated processors as well. Results of this proposal are obtained for a set of real world examples. The last topic of this work regards the validation of computational systems, mainly those presented throughout this work.