Neste trabalho descrevemos o desenvolvimento de um analisador de altura de pulsos. Este aparelho é essencial no estudo de sinais oriundos de sensores que detectam fenômenos físicos e codificam as informações na amplitude dos pulsos que fornecem na saída. O sistema compõe-se de um módulo de entrada de sinais conectado a um módulo de controle baseado no microprocessador 8085ª capaz de memorizar pulsos com até 1 uS de largura em 256 canais com resolução melhor que 20mV. Um módulo de comunicação dotado de interface serial é usado para transferência de dados para outros dispositivos através do protocolo RS232c. O módulo de operação e monitoração munido de teclado hexadecimal e saída analógica possibilita a visualização das curvas coletadas num monitor XY. A arquitetura do aparelho e os programas desenvolvidos para este sistema de baixo custo foram otimizados de forma a produzir um tempo morto típico de aproximadamente 100 uS. Como aplicação ele foi utilizado para levantamento de curvas no Laboratório de espelhamento de raios-x a baixo ângulo deste Departamento. O desempenho do aparelho foi testado através de comparações entre seus dados e os obtidos através de um similar, um PHA Northern modelo NS633, e conclui-se pela sua eficiência / This work describes the development of a Pulse height analyzer. This equipment is essential to analyze data coming from detectors producing information codified in pulse amplitudes. The system developed consist of a Signal input module connected to a controller module based on a 8085A microprocessor capable to memorize pulses up to 1 us in 256 channels with a resolution better than 20mV. A Communication module with a serial interface is used for data transfer to a host computer using RS232c protocol. The monitoring and operation module consist of a hexadecimal Keyboard, a 6 digit 7-segment display and a XY monitor. The hardware and the software designed for this low cost system were optimized to obtain a typical dead time of approximately 100 uS. As application, this device was used to acquire curves at the Small Angle x-ray scattering laboratory in this Department. The apparatus performance was tested by comparing its data with a Northern Pulge height analyzer model NS633 output, with favorable results

Neste trabalho descrevemos o desenvolvimento de um analisador de altura de pulsos. Este aparelho é essencial no estudo de sinais oriundos de sensores que detectam fenômenos físicos e codificam as informações na amplitude dos pulsos que fornecem na saída. O sistema compõe-se de um módulo de entrada de sinais conectado a um módulo de controle baseado no microprocessador 8085ª capaz de memorizar pulsos com até 1 uS de largura em 256 canais com resolução melhor que 20mV. Um módulo de comunicação dotado de interface serial é usado para transferência de dados para outros dispositivos através do protocolo RS232c. O módulo de operação e monitoração munido de teclado hexadecimal e saída analógica possibilita a visualização das curvas coletadas num monitor XY. A arquitetura do aparelho e os programas desenvolvidos para este sistema de baixo custo foram otimizados de forma a produzir um tempo morto típico de aproximadamente 100 uS. Como aplicação ele foi utilizado para levantamento de curvas no Laboratório de espelhamento de raios-x a baixo ângulo deste Departamento. O desempenho do aparelho foi testado através de comparações entre seus dados e os obtidos através de um similar, um PHA Northern modelo NS633, e conclui-se pela sua eficiência / This work describes the development of a Pulse height analyzer. This equipment is essential to analyze data coming from detectors producing information codified in pulse amplitudes. The system developed consist of a Signal input module connected to a controller module based on a 8085A microprocessor capable to memorize pulses up to 1 us in 256 channels with a resolution better than 20mV. A Communication module with a serial interface is used for data transfer to a host computer using RS232c protocol. The monitoring and operation module consist of a hexadecimal Keyboard, a 6 digit 7-segment display and a XY monitor. The hardware and the software designed for this low cost system were optimized to obtain a typical dead time of approximately 100 uS. As application, this device was used to acquire curves at the Small Angle x-ray scattering laboratory in this Department. The apparatus performance was tested by comparing its data with a Northern Pulge height analyzer model NS633 output, with favorable results

[pt] O uso de recursos gráficos se torna cada vez mais comum e necessário a sistemas computacionais de qualquer porte. Este trabalho apresenta um processador gráfico que pode ser utilizado de maneira independente ou subordinado ao sistema CYGNUS - um supermicro desenvolvido nos laboratórios da PUC/RJ. O Projeto baseia-se em circuitos VLSI e no microprocessador Motorola MC68010, de modo a obter um circuito eficiente, versátil e compacto. / [en] Graphics resources are becoming more common and necessary on computer systems of any size. This work describes a graphic processor developed for stand-alone use or integrated to the CYGNUS system, a DEE, PUC/RJ, project of a supermicro. The hadware is based on VLSI circuits and on Motorola´s MC68010 microprocessor. The objective is an efficient, varsatile and compact module.

[pt] A multiprogamação caracteriza-se pelo compartilhamento dos recursos da máquina por vários processos usuários. O ambiente de computação propício para execução destes processos deve incluir dispositivos para relocação de endereços, proteção de memória, estados supervisor e usuário, e uma estrutura flexível de entrada e saída. A implementação de tais sistemas com microprocessadores de 8 bits é problemática, devido ao seu desempenho aquém do desejável para tal propósito. Com o INTEL 8086 iniciou-se a geração dos microprocessadores de 16 bits, com desempenho comparável aos processadores de pequenos minicomputadores. Apesar deste desempenho, esta partilha é voltada par as mesmas aplicações dos microprocessadores de 8 bits: processamento dedicado e sistemas monoprogramados. Por isso não foram previstos mecanismos de suporte à multiprogramação. Esta dissertação apresenta um microcomputador para multiprogramação, baseado no INTEL 8086, em que várias facilidades foram implementadas, por lógica externa, para este fim. São descritos e analisados os vários dispositivos desenvolvidos para que fosse criado um ambiente propício para multiprogramação sem que se deteriorasse o desempenho do processador. Este trabalho recebeu auxílio do CNPq, processo nº 40.2029180, como parte do projeto MULTIPUC. / [en] Machine resources are shared by many processes in multiprogramming systems. The suitable environment to run these processes must include devices for address relocation, memory protection, supervisor and user modes of operation and a flexible input/output structure. It is very hard to implement such systems with 8 bits microprocessors, because their performances don`t file the desirable requirements. The 16 bits microprocessors generation, witch began with INTEL 8086, brougth more powerful processors, with performances as good as the small minicomputers processors. Nevertheless, INTEL 8086 was designed for the same applications as the 8 bits processors: dedicated processing and monoprogrammed systems. It doesn´t support multiprogramming applications. This work presents a microcomputer for multiprogramming, based on INTEL 8086. Many facilities are implemented, with external logic, to create a multiprogramming environmen without degenerate the processor performance. This work was supported by CNPq grant 40.2029180 as part of the project MULTIPUC.

Este trabalho descreve o projeto, a construção e a avaliação de um digitalizador de sinais controlado por microprocessador, desenvolvido para ser utilizado em Tomografia por Ressonância Magnética Nuclear, TORM. O digitalizador apresenta dois canais de entrada com digitalização simultânea em 256, 512 ou 1024 palavras por canal e com taxa de amostragem máxima de 22,7 Khz. A resolução é de 12 bits com conversão analógico/digital por aproximação sucessiva. Não há controles manuais o que exige um computador hospedeiro para o ajuste de parâmetros via interface de comunicação paralela destinada para este fim. Opcionalmente pode-se utilizar uma interface serial do tipo RS232C-EIA operando com velocidade máxima de 9600 bauds. O equipamento efetua o processamento local da média acumulativa do sinal, técnica empregada para melhorar a relação sinal/ruído no caso de ruído aleatório. Um circuito dedicado à monitoração permite que se visualize em monitor X-Y tanto o sinal como a sua média. No caso da média, por ela ser acumulativa, há um ajuste automático de escala / This work describes the design, construction and evaluation of a microprocessor controlled digitizer developed to be used in Magnetic Resonance Tomography or Imaging, MRI. The digitizer presents two input channels with simultaneous digitalization in 256, 512 or 1024 words per channel with a sample rate up to 22.7 Khz. A resolution of 12 bits is obtained with successive approximation A/D conversion. There are no manual controls. So a host computer is needed to adjust the parameters through a parallel communication interface available for this purpose. Optionally, a RS232-EIA type serial interface may be used, operating at speeds up to 9600 bauds. Signal average can be processed locally by the equipment. This technique is used to improve the signal to noise ratio in case of random noise. A dedicated circuit permits the visualization of the signal and or its average on an x-y monitor. To monitor cumulative averaged data an automatic scale adjustment is provided

Power Laws são leis estatísticas que permeiam os mais variados campos do conhecimento humano tais como Biologia, Sociologia, Geografia, Linguística, Astronomia, entre outros, e que têm como característica mais importante a disparidade entre os elementos causadores, ou seja, alguns poucos elementos são responsáveis pela grande maioria dos efeitos. Exemplos famosos são o Princípio de Pareto, a Lei de Zipf e o modelo de Incêndios Florestais. O Princípio de Pareto diz que 80% da riqueza de uma nação está nas mãos de apenas 20% da população; em outras palavras, uma relação causa e efeito chamada 80-20. A Lei de Zipf enuncia que o comportamento da frequência versus o ranking de ocorrência é dado por uma curva hiperbólica com um comportamento semelhante a 1/x. O modelo de Incêndios Florestais modela o comportamento do crescimento de árvores em uma floresta entre sucessivas queimadas que causam destruição de agrupamentos de árvores. As Power Laws demonstram que uma porcentagem pequena de uma distribuição tem uma alta frequência de ocorrência, enquanto o restante dos casos que aparecem tem uma frequência baixa, o que levaria a uma reta decrescente em uma escala logarítmica. A partir de simulações utilizando o conjunto de benchmarks SPEC-CPU2000, este estudo procura investigar como essas leis estatísticas podem ser utilizadas para entender e melhorar o desempenho de caches baseados em diferentes políticas de substituição de linhas de cache. O estudo sobre a possibilidade de uma nova política de substituição composta por um cache Pareto, bem como um novo mecanismo de chaveamento do comportamento de algoritmos adaptativos de substituição de linhas de cache, chamado de Forest Fire Switching Mechanism, ambos baseados em Power Laws, são propostos a fim de se obter ganhos de desempenho na execução de aplicações. / Power Laws are statistical laws that permeate the most varied fields of human knowledge such as Biology, Sociology, Geography, Linguistics, Astronomy, among others, and have as most important characteristic the disparity between the cause events, in other words, some few elements are responsible for most of the effects. Famous examples are the Pareto Principle, the Zipfs Law and the Forest Fire model. The Pareto Principle says that 80% of a nations wealth is in the hands of just 20% of the population; in other words, a cause and effect relationship called 80-20. Zipf\'s Law states that the behavior of frequency versus ranking of occurrence is given by a hyperbolic curve with a behavior similar to 1/x. The Forest Fire model represents the behavior of trees growing in a forest between successive fires that cause the destruction of clusters of trees. The Power Laws demonstrate that a small percentage of a distribution has a high frequency of occurrence, while the rest of the cases that appear have a low frequency, which would take to a decreasing line in a logarithmic scale. Based on simulations using the SPEC-CPU2000 benchmarks, this work seeks to investigate how these distributions can be used in order to understand and improve the performance of caches based on different cache line replacement policies. The study about the possibility of a new replacement policy composed by a Pareto cache, and a new switching mechanism of the behavior of cache line replacement adaptive algorithms, called Forest Fire Switching Mechanism, both based on Power Laws, are proposed in order to obtain performance gains on the execution of applications.

Power Laws são leis estatísticas que permeiam os mais variados campos do conhecimento humano tais como Biologia, Sociologia, Geografia, Linguística, Astronomia, entre outros, e que têm como característica mais importante a disparidade entre os elementos causadores, ou seja, alguns poucos elementos são responsáveis pela grande maioria dos efeitos. Exemplos famosos são o Princípio de Pareto, a Lei de Zipf e o modelo de Incêndios Florestais. O Princípio de Pareto diz que 80% da riqueza de uma nação está nas mãos de apenas 20% da população; em outras palavras, uma relação causa e efeito chamada 80-20. A Lei de Zipf enuncia que o comportamento da frequência versus o ranking de ocorrência é dado por uma curva hiperbólica com um comportamento semelhante a 1/x. O modelo de Incêndios Florestais modela o comportamento do crescimento de árvores em uma floresta entre sucessivas queimadas que causam destruição de agrupamentos de árvores. As Power Laws demonstram que uma porcentagem pequena de uma distribuição tem uma alta frequência de ocorrência, enquanto o restante dos casos que aparecem tem uma frequência baixa, o que levaria a uma reta decrescente em uma escala logarítmica. A partir de simulações utilizando o conjunto de benchmarks SPEC-CPU2000, este estudo procura investigar como essas leis estatísticas podem ser utilizadas para entender e melhorar o desempenho de caches baseados em diferentes políticas de substituição de linhas de cache. O estudo sobre a possibilidade de uma nova política de substituição composta por um cache Pareto, bem como um novo mecanismo de chaveamento do comportamento de algoritmos adaptativos de substituição de linhas de cache, chamado de Forest Fire Switching Mechanism, ambos baseados em Power Laws, são propostos a fim de se obter ganhos de desempenho na execução de aplicações. / Power Laws are statistical laws that permeate the most varied fields of human knowledge such as Biology, Sociology, Geography, Linguistics, Astronomy, among others, and have as most important characteristic the disparity between the cause events, in other words, some few elements are responsible for most of the effects. Famous examples are the Pareto Principle, the Zipfs Law and the Forest Fire model. The Pareto Principle says that 80% of a nations wealth is in the hands of just 20% of the population; in other words, a cause and effect relationship called 80-20. Zipf\'s Law states that the behavior of frequency versus ranking of occurrence is given by a hyperbolic curve with a behavior similar to 1/x. The Forest Fire model represents the behavior of trees growing in a forest between successive fires that cause the destruction of clusters of trees. The Power Laws demonstrate that a small percentage of a distribution has a high frequency of occurrence, while the rest of the cases that appear have a low frequency, which would take to a decreasing line in a logarithmic scale. Based on simulations using the SPEC-CPU2000 benchmarks, this work seeks to investigate how these distributions can be used in order to understand and improve the performance of caches based on different cache line replacement policies. The study about the possibility of a new replacement policy composed by a Pareto cache, and a new switching mechanism of the behavior of cache line replacement adaptive algorithms, called Forest Fire Switching Mechanism, both based on Power Laws, are proposed in order to obtain performance gains on the execution of applications.

Submitted by Algacilda Conceição (algacilda@sibi.ufrj.br) on 2018-03-27T17:11:40Z No. of bitstreams: 1 133673.pdf: 3470290 bytes, checksum: 6623610e1129ecaebd9023baa80a18cc (MD5) / Made available in DSpace on 2018-03-27T17:11:40Z (GMT). No. of bitstreams: 1 133673.pdf: 3470290 bytes, checksum: 6623610e1129ecaebd9023baa80a18cc (MD5) Previous issue date: 1973-10 / Descreve a arquitetura de um pequeno computador realizado com base num processador monolítico e sua simulação. Primeiramente estabelece-se os circuitos externos ao processador necessários ao seu funcionamento. Em seguida mostra-se um simulador que executa instruções dadas em sua forma binária. O usuário pode definir dentro do simulador a organização da memória, dos periféricos e do sistema de interrupção. Finalmente descreve-se a implementação do computador. / Describes an architecture for a small computer using a microprocessor as its central processing unit. In the first part of the work it is established the necessary external logic circuits for the microprocessor. The second part presents a simulator that executes instructions given in binary form. The user may define the memory, peripherals and interrupt system organization inside the simulator. Finally it is described the implementation of the computer.

Este trabalho descreve o projeto, a construção e a avaliação de um digitalizador de sinais controlado por microprocessador, desenvolvido para ser utilizado em Tomografia por Ressonância Magnética Nuclear, TORM. O digitalizador apresenta dois canais de entrada com digitalização simultânea em 256, 512 ou 1024 palavras por canal e com taxa de amostragem máxima de 22,7 Khz. A resolução é de 12 bits com conversão analógico/digital por aproximação sucessiva. Não há controles manuais o que exige um computador hospedeiro para o ajuste de parâmetros via interface de comunicação paralela destinada para este fim. Opcionalmente pode-se utilizar uma interface serial do tipo RS232C-EIA operando com velocidade máxima de 9600 bauds. O equipamento efetua o processamento local da média acumulativa do sinal, técnica empregada para melhorar a relação sinal/ruído no caso de ruído aleatório. Um circuito dedicado à monitoração permite que se visualize em monitor X-Y tanto o sinal como a sua média. No caso da média, por ela ser acumulativa, há um ajuste automático de escala / This work describes the design, construction and evaluation of a microprocessor controlled digitizer developed to be used in Magnetic Resonance Tomography or Imaging, MRI. The digitizer presents two input channels with simultaneous digitalization in 256, 512 or 1024 words per channel with a sample rate up to 22.7 Khz. A resolution of 12 bits is obtained with successive approximation A/D conversion. There are no manual controls. So a host computer is needed to adjust the parameters through a parallel communication interface available for this purpose. Optionally, a RS232-EIA type serial interface may be used, operating at speeds up to 9600 bauds. Signal average can be processed locally by the equipment. This technique is used to improve the signal to noise ratio in case of random noise. A dedicated circuit permits the visualization of the signal and or its average on an x-y monitor. To monitor cumulative averaged data an automatic scale adjustment is provided

CoordenaÃÃo de AperfeÃoamento de Pessoal de NÃvel Superior / O Motor de RelutÃncia VariÃvel (MRV) vem cada vez mais chamando a atenÃÃo da indÃstria e da comunidade acadÃmica. Isso se deve ao crescente desenvolvimento da eletrÃnica de potÃncia e na Ãrea de microprocessadores nos Ãltimos anos, o que permitiu o avanÃo de outros sistemas de acionamentos tais como com MRV. A competitividade do MRV se justifica por seu baixo custo de produÃÃo e manutenÃÃo, uma elevada densidade de potÃncia, robustez e resistÃncia a faltas. O presente trabalho propÃe um esquema de controle robusto baseado em um Controlador Preditivo Generalizado (GPC) pertencente a famÃlia de Controladores Preditivos Baseados em Modelo (MPC) aplicados a malha de corrente e velocidade de um sistema de acionamento com MRV. O controlador proposto, assim como controladores tradicionais aplicados neste tipo de sistema tais como o controlador por Histerese e o controlador PID sÃo tambÃm aplicados com o objetivo de proporcionar meios de comparaÃÃo dos resultados experimentais obtidos. A estrutura do controlador à baseada no projeto de um filtro de modo a permitir uma resposta rÃpida, rejeiÃÃo a distÃrbios, atenuaÃÃo de ruÃdos e robustez com um baixo custo computacional. O controlador proposto foi implementado e os resultados comparados com controladores tradicionais e analisados quantitativamente por meio de Ãndices de desempenho. Para execuÃÃo das rotinas de controle foi utilizado um DSP das Texas Instruments (TMS320F28335), sendo suas caracterÃsticas principais apontadas. O algoritmo do software de controle à esquematizado. O trabalho fez uso da bancada de pesquisa em MRV do laboratÃrio do Grupo de Pesquisa em AutomaÃÃo e RobÃtica (GPAR) da Universidade Federal do Cearà (UFC).