Low power, high speed serial transceivers are employed in a wide range of applications ranging from chip-to-chip, backplane, and optical interconnects. Apart from being capable of handling a wide range of data rates, the transceivers should have low power consumption (mW/Gbps) and be fully integrated. This work discusses enabling techniques to implement such transceivers. Specifically, three designs: (1) a 0.5-4 Gbps serial link which uses current recycling to reduce power dissipation and (2) a 0.5-2.5 Gbps reference-less clock and data recovery circuit which uses a novel frequency detector to achieve unlimited acquisition range and (3) a 2-4 Gbps low power receiver architecture capable of resolving multiple signalling formats with a simplified XOR based phase rotating PLL will be presented. All the three circuit topologies are highly digital and aim to address the requirements of wide operating range, low power dissipation while being fully integrated. Measured results obtained from the prototypes illustrate the effectiveness of the proposed design techniques. / Graduation date: 2012 / Access restricted to the OSU Community at author's request from Dec. 2, 2011 - June 2, 2012

With the upcoming 5G networks and expected growth of the Internet of Things (IoT), the demand for fast and reliable encryption algorithms will increase. As many systems might be time critical and run on internal power sources, the algorithms must be small, fast, energy efficient and have low latency. A new stream cipher called Espresso has been proposed to answer these demands, optimizing for several parameters unlike other stream ciphers such as Trivium and Grain. Espresso has previously been compared to the industry standard, Advanced Encryption Standard (AES), in a FPGA implementation and has shown promising results in terms of power usage but further testing needs to be done to gain knowledge about the ciphers characteristics. The purpose of this thesis is to implement and evaluate Espresso in 65nm CMOS technology and compare it to AES. Espresso is implemented in VHDL in several configurations, optimizing for size and latency. The implementations are then compared to AES is in terms of area, throughput, energy efficiency and latency through simulation. This is done using the UMC 65nm CMOS library and Synopsys Design Vision. It is found that Espresso, implemented with 1 bit sequential loading of the key and IV, is 18.2x smaller, 3.2x faster, uses 9.4x less power and has 1.5x less latency than AES. When implemented with full parallel loading, Espresso still is 13.6x smaller, 3.2x faster, draws 7.1x less power while also having 3.2x lower latency than AES. Espressos energy efficiency can further be improved by applying low- power techniques although some techniques, like clock gating and power gating, have limited applicability due to of the nature of stream ciphers. / Med de kommande 5G nätverken och den förväntade tillväxten av Internet of Things (IoT) kommer efterfrågan på snabba och pålitliga krypteringsalgoritmer att öka. Eftersom många system kan vara tidskritiska och drivas av interna kraftkällor måste algoritmerna vara små, snabba, energieffektiva och ha låg latens. Ett nytt strömchiffer vid namn Espresso har föreslagits som ett svar på dessa krav och har optimiserats för flera parametrar till skillnad från andra strömchiffer såsom Trivium och Grain. Espresso har tidigare jämförts med branschstandarden, Advanced Encryption Standard (AES), i en FPGA implementation och visat lovande resultat för strömförbrukning men ytterligare tester måste utföras för att få kunskap om algoritmens egenskaper. Syftet med detta examensarbete är att implementera och utvärdera Espresso i 65nm CMOS teknologi och jämföra den med AES. Espresso implementeras i flera konfigurationer i VHDL som optimiserar för storlek och latens. Implementationerna jämförs sedan med AES i area, genomströmning, energieffektivitet och latens genom simulering. Detta görs med hjälp av UMC 65nm CMOS biblioteket och Synopsys Design Vision. Resultaten visar att Espresso implementerad med sekventiell laddning av nyckel och IV är 18.2x mindre, 3.2x snabbare, använder 9.4x mindre ström och har 1.5x mindre latens än AES. När Espresso implementeras med full parallel laddning är den fortfarande 13.6x mindre, 3.2x snabbare, drar 7.1x mindre ström men har samtidigt 3.2x lägre latens än AES. Espresso’s energieffektivitet kan förbättras ytterligare genom att applicera strömsparande tekniker, även om vissa tekniker såsom clock gating och power gating har begränsad användbarhet på grund av strömchiffers natur.

Studiens syfte var att undersöka förklaringar till varför äldre omsorgstagare blir utsatta för övergrepp och försummelse av omsorgspersonal. För att fånga omsorgspersonalens subjektiva och kontextuella uppfattningar delades en semistrukturerad kvalitativ enkät ut till valda omsorgsverksamheter i tre kommuner i Sverige. Materialet bearbetades med tematisk analys vilket resulterade i tre teman: organisationens ansvar, den äldre individen och den omsorgsgivande individen. Därefter analyserades resultatet utifrån två teoretiska ramverk och en teoretisk modell: makttekniker, våld- och maktlöshetsteori samt den ekologiska tolkningsmodellen och jämfördes med tidigare forskning. Resultatet visade att omsorgspersonal kan använda olika makttekniker för att hantera komplexa omsorgssituationer och att övergrepp och försummelse inom äldreomsorg i stor utsträckning verkar hänga samman med kvalitén på arbetsmiljön och omsorgspersonalens utbildningsnivå. Vidare visade resultaten att även individuella egenskaper hos omsorgstagaren påverkade förekomsten av övergrepp och försummelse, så som sjukdomsbild och stark integritet. Känsla av vanmakt utifrån egna tillkortakommanden och att inte veta hur man ska hanterar komplexa omsorgssituationer visades öka risken för övergrepp på och försummelse av de äldre. Slutligen diskuteras vikten av en god arbetsmiljö, aktivt ledarskap, vidareutbildning och handledning för omsorgspersonalen och förslag till framtida forskning inom ämnet. / This study explores possible explanations for physical and psychological abuse and neglect carried out by caregivers towards elderly care recipients within elderly care. A semi structured qualitative questionnaire aimed at caregivers within especially chosen domestic services and retirement homes in three municipalities in Sweden was handed out. To sort the material a thematic analysis was chosen which resulted in three themes: the organization's responsibility, the elderly individual, and the caregiving individual. The empirical analysis was made using two theoretical frameworks and a theoretical model: power techniques, the theory of violence- and powerlessness and the ecological interpreting model and was then compared to previous research related to the subject. The results showed that caregivers could make use of different power techniques to handle complex care situations and that abuse and neglect within elderly care could depend on the working environment and the caregivers’ level of education. Furthermore, the results showed that the elderly’s individual attributes could affect the prevalence of abuse and neglect, such as the elderly’s clinical picture and strong integrity. Also, frustration regarding one’s own shortcomings and not knowing how to handle complex care situations was shown to increase the risk of abuse and neglect for the elderly. Finally, we discuss the importance of a good working environment, active leadership, further education and professional guidance for caregivers and suggestions for future research regarding the subject.