Neste trabalho são apresentadas a implementação e avaliação da aplicação do processador gráfico TMS34010. O objetivo foi o desenvolvimento de um sistema para visualização de imagens com este processador, a ser integrado ao Tomógrafo por Ressonância Magnética, do Departamento de Física e Ciência dos Materiais. A fim de avaliar tanto os aspectos do \"hardware\" quanto às capacidades do processador, foram desenvolvidos dois sistemas: um com 16 cores, e outro com 256 níveis de cinza, ambos contendo uma interface serial para interligação de um \"mouse\" convencional para microcomputadores do tipo PC-AT. Através destes sistemas foram avaliados recursos tais como \"pan\" horizontal e vertical, divisão da tela ao meio, vídeo no modo entrelaçado, transparência, operações lógicas, e instruções de transferência de blocos de \"pixels\" / This work describes the implementation and evaluation of a TMS34010 graphics processor based system. The system was developed to be used for the visualization of Magnetic Resonance Images in the MR tomography system under development in our Department. To evaluate the design and the performance of the processor, two systems were developed: one capable to show pictures with 16 simultaneous colors, and a second one able to display pictures with a gray scale of 256 levels. Both systems are equipped with a serial interface supporting a conventional mouse as used for PC compatibles. The hardware developed was used to evaluate implementations of resources such as horizontal and vertical PAN, screen division, interlaced video, transparency, logic operations and pixels block transfer routines

Submitted by Renata Lopes (renatasil82@gmail.com) on 2017-05-11T18:00:15Z No. of bitstreams: 1 ederbarbozakapisch.pdf: 4847277 bytes, checksum: 139f0b67e25b637befdb231fd5402b98 (MD5) / Approved for entry into archive by Adriana Oliveira (adriana.oliveira@ufjf.edu.br) on 2017-05-17T15:19:44Z (GMT) No. of bitstreams: 1 ederbarbozakapisch.pdf: 4847277 bytes, checksum: 139f0b67e25b637befdb231fd5402b98 (MD5) / Made available in DSpace on 2017-05-17T15:19:44Z (GMT). No. of bitstreams: 1 ederbarbozakapisch.pdf: 4847277 bytes, checksum: 139f0b67e25b637befdb231fd5402b98 (MD5) Previous issue date: 2015-03-18 / CNPq - Conselho Nacional de Desenvolvimento Científico e Tecnológico / A presente dissertação apresenta a implementação de um Sistema de Detecção e Compressão de Distúrbios Elétricos (SDCDE), com foco nas implementações baseadas em plataforma FPGA (Field-Programmable Gate Array). Inicialmente são abordados os algoritmos de compressão e detecção. Posteriormente são mostradas as sínteses na FPGA e um protótipo desenvolvido para testes. O sistema proposto é voltado para aplicações em Sistemas Elétricos de Potência (SEPs) e prevê a aquisição e o armazenamento dos distúrbios comumente encontrados nesse campo. A partir dos dados armazenados, é possível reconstruir inteiramente o sinal registrado, para possíveis análises de oscilográfia. O processo de compressão passa por três estágios: detecção de novidade, compressão com perdas, utilizando a Transformada Wavelet Discreta (DWT), e a Compressão em termos de bit. Esses três níveis de compressão permitem uma otimização do espaço de memória utilizado e garantem que longos períodos de registros possam ser armazenados em um cartão de memória. A abordagem das sínteses em FPGA visa avaliar, dentre outros fatores, o consumo de recursos de hardware utilizado, através da implementação de um processador embarcado, criado e idealizado para aplicações de Processamento Digital de Sinais (DSP). A partir do protótipo desenvolvido, alguns resultados de sínteses e estudos de casos com testes executados em ambientes reais, são apresentados. / This dissertation presents the implementation of a System of Detection and Compression of Electrical Disturbances (SDCDE), focusing on implementations based on FPGA platform (Field-Programmable Gate Array). Initially are discussed compression and detection algorithms. Subsequently the synthesis in FPGA and a prototype that was developed for testing are shown. The proposed system is aimed at applications in Electric Power Systems (SEPs) and provides for the acquisition and storage of the disturbances commonly found in this field. From the data stored, the recorded signal can be fully reconstructed for possible oscillographic analysis. The compression process involves three stages: novelty detection, lossy compression, using the Discrete Wavelet Transform (DWT), and a bit-level compression. These three levels of compression allow an optimization of used memory space and they ensure that long periods of records can be stored on a memory card. The approach of the synthesis on FPGA aims to evaluate, among other factors, the usage of hardware resources, through the implementation of an embedded processor, created and designed for digital signal processing applications. From the prototype developed, some results of synthesis and case studies with tests performed in real environments are presented.

As trocas de calor entre o piso e o solo de edificações térreas é um dos aspectos mais influentes em seu desempenho térmico e energético. No entanto, devido à complexidade dos métodos de cálculo e à escassez de estudos nessa área, há ainda um grande número de incertezas quanto à sua modelagem em programas de simulação computacional. O objetivo principal desta pesquisa é identificar a forma mais correta para a modelagem das trocas de calor entre o piso e o solo de edificações térreas no programa de simulação de desempenho EnergyPlus, com o uso do pré-processador Slab. A metodologia consiste na verificação do impacto de distintas alternativas de modelagem e na comparação entre as temperaturas da interface piso e solo medidas em célula-teste e simuladas com o Slab. Com a verificação do impacto das alternativas de modelagem foi possível identificar a forma mais correta de modelagem do Slab e os parâmetros de entrada com maior impacto no desempenho térmico de uma habitação de interesse social. Já a medição em célula-teste permitiu analisar a relação entre a evolução das temperaturas da célula-teste e do solo. Verificou-se que a temperatura externa do ar (média mensal) apresenta valores bastante próximos à temperatura do solo, sugerindo que utilizar a temperatura externa pode ser uma alternativa quando não há dados do solo. Com esses dados, foi possível desenvolver simulações paramétricas com diferentes combinações de parâmetros de entrada e comparar a temperatura da interface piso e solo simulada pelo Slab com a medida. Os resultados indicaram que o Slab funciona corretamente e que gera valores de temperatura da interface piso e solo muito próximos da realidade quando este utiliza parâmetros de entrada adequados. Foi verificado também o alto potencial de impacto dos parâmetros de entrada: evapotranspiração, albedo e as propriedades do solo nos resultados do Slab. Além disso verificou-se que, o uso de outras alternativas de modelagem, no lugar do Slab, gera uma diferença muito significativa, com variação de -26,2 a -55,2% nos graus-hora de desconforto totais de uma edificação. Por fim, como síntese dessa pesquisa, foi elaborado um Manual do Slab com o objetivo de auxiliar e incentivar o uso do pré-processador / The heat exchanges between the floor and the ground of a single-story slab-on-grade building is one of the most influential aspects in its thermal and energy performance. However, due to the calculation methods complexity and the scarcity of studies in this area, there are still a great number of uncertainties regarding its modeling in computer simulation programs. The main objective of this research is to identify the most correct way to model heat exchanges between the floor and the ground of a single-story slab-on-grade building in the EnergyPlus performance simulation program using the Slab preprocessor. The methodology consists of verifying the impact of different modeling alternatives and comparing the temperature of the ground and floor interface measured in test cells and simulated with Slab. With the impact verification of the modeling alternatives, it was possible to identify the most correct way of Slab modeling and the input parameters with the greatest impact on the thermal performance of a social housing. The test-cell measurement has allowed analyzing the relationship between the evolution of test-cell and soil temperatures. It was verified that the external air temperature (monthly average) presents very close values to the soil temperature, suggesting that using the external temperature can be an alternative when there is no soil data. With these data, it was possible to develop parametric simulations with different input parameters combinations and to compare the temperature of the ground and floor interface simulated by Slab with the measurement. The results indicated that Slab works correctly and generates values of temperature of the ground and floor interface very close to reality when it uses appropriate input parameters. It was also verified the high impact potential of the input parameters: evapotranspiration, albedo and soil properties in the Slab results. In addition, it was verified that the use of other modeling alternatives, in place of Slab, generates a very significant difference, varying from -26.2 to -55.2% in the total discomfort degrees of a building. Finally, as a synthesis of this research, a Slab Manual was developed with the purpose to assist and encourage the preprocessor use

This work proposes a dynamic tool for solving the problem of fault section estimation in power systems. A Binary Integer Problem (BIP) is used to identify the faulty section trough analyses of circuit breakers states and power system protection devices signalizations. For the knowledge base construction it is proposed an innovative tool able to automatically generate the pattern of events and alarms for each topology configuration change. The outputs obtained from the pattern generator are used as base of cause end effect by the BIP model. Received alarms on SCADA are used as parameters in model the restrictions. The BIP model, based on the parsimonious set covering problem, is solved by CPLEX commercial software and it is able to deal with protection devices failure, data acquisition problems and occurrence of multiple events. To validate the approach it was used part of a brazilian power system, through the proposed technique the patterns were automatically generated and several faults situations were simulated. The proposed methodology achieved optimum results to all tests applied, being capable to deal with topology changes on power systems and with the problems inherent to the fault section estimation. / Este trabalho propõe uma ferramenta dinâmica para solução do problema de estimação da seção em falta em sistemas elétricos de potência. Um modelo de programação inteira binária (PIB) é usado para identificar a seção em falta através da análise do estado dos disjuntores e sinalizações de disparo das proteções de cada equipamento do sistema elétrico. Para a montagem da base de conhecimento é proposta uma ferramenta inovadora, capaz de gerar padrões de eventos e alarmes automaticamente, cada vez que a configuração da rede é alterada. O algoritmo usa como entrada o cadastro de conexões do sistema (secções e disjuntores) e a leitura do estado dos disjuntores. A saída obtida pelo gerador de padrões é usada como base de conhecimento pelo modelo de programação inteira binária. Os alarmes recebidos no SCADA são usados como parâmetros nas restrições do modelo. O modelo de PIB, fundamentado nos princípios de recobrimento parcimonioso de conjuntos, é resolvido através do otimizador comercial CPLEX, e é capaz de lidar com falhas nos dispositivos de proteção, problemas na aquisição de dados e múltiplas ocorrências. A metodologia foi validada tendo como base parte de um sistema elétrico de potência brasileiro, para o qual, por meio da técnica proposta, os padrões foram gerados automaticamente e simuladas diversas situações de faltas. A metodologia proposta apresentou ótimos resultados para todos os testes aplicados, sendo a ferramenta capaz de lidar com as alterações topológicas dos sistemas elétricos de potência e com os problemas inerentes à estimação da seção em falta.

O presente trabalho descreve o desenvolvimento de um microcomputador de 8 bits. O projeto inclui além dos circuitos básicos, lógica adicional para extender a memória contornando o limite normal de endereçamento. Um disco virtual uma interface em RAM e uma interface para \"Winchester\" foram desenvolvidas para extender a capacidade de armazenamento secundário e a velocidade de execução. Suporte para o coprocessador AM9511 é fornecido para freqüentes cálculos em ponto flutuante. Rotinas para operações básicas de E/,. manipulação da memória e \"Caching\" de disco, foram desenvolvidas para suportar o sistema operacional CP/M. Um monitor residente com montador, desmontador e funções de E/S de alto nível, foi construído para ajudar no desenvolvimento de aplicações dedicadas. / The present works describes the development of an 8 bits microcomputer system. The project includes, besides the basic circuity, additional logic for memory extension behind the regular address limit. A virtual RAM disk and a Winchester interface were developed to extend secondary storage and execution speed. For floating point intensive calculations support for an AM9511 coprocessor is given. Routines for basic I/O operations, memory management and disk \"Caching\" were developed to support the CP/M operating system. A resident monitor with assembly, disassembly and high level I/O functions was constructed to aid the development of dedicated application.

Made available in DSpace on 2016-12-12T20:22:53Z (GMT). No. of bitstreams: 1 Mauro Hinz.pdf: 2658972 bytes, checksum: 50ee82c291499d5ddc390671e05329d4 (MD5) Previous issue date: 2015-09-29 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / The outsourcing of computing services has been through constant evolutions in the past years, due to the increase of demand for computing resources. Accordingly, data centers are the main suppliers of computing service and cloud-based computing services provide a new paradigm for the offer and consumption of these computing resources. A substantial motivator for using cloud computing is its pricing model, which enables to charge the customer only for the resources he used, thus adopting a pay-as-you-use cost model. Among cloud-based computing services, the service type Infrastructure-as-a-Service (IaaS) is the one mostly used by companies that would like to outsource their computing infrastructure. The IaaS service, in most cases, is offered through virtual machines. This paper revisits the cost models used by data centers and analyses the costs of supply of virtual machines based on IaaS. This analysis identifies that electricity represents a considerable portion of this cost and that much of the consumption comes from the use of processors in virtual machines, and that this aspect is not considered in the identified cost models. This paper describes the Virtual Power Model, a cost model based on energy consumption of the processor in cloud-based, virtual machines in IaaS. The model is based on the assumptions of energy consumption vs. processing load, among others, which are proven through experiments in a test environment of a small data center. As a result, the Virtual Power Model proves itself as a fairer pricing model for the consumed resources than the identified models. Finally, a case study is performed to compare the costs charged to a client using the cost model of Amazon for the AWS EC2 service and the same service charged using the Virtual Power Model. / A terceirização dos serviços de computação tem passado por evoluções constantes nos últimos anos em função do contínuo aumento na demanda por recursos computacionais. Neste sentido, os data centers são os principais fornecedores de serviço de computação e os serviços de computação em nuvem proporcionam um novo paradigma na oferta e consumo desses recursos computacionais. Um considerável motivador do uso das nuvens computacionais é o seu modelo de tarifação que possibilita a cobrança do cliente somente dos recursos que ele utilizou, adotando um modelo de custo do tipo pay-as-you-use. Dentre os serviços de computação em nuvem, o serviço do tipo IaaS (Infrastructure-as-a-Service) é um dos mais utilizados por empresas que desejam terceirizar a sua infraestrutura computacional. O serviço de IaaS, na grande maioria dos casos, é ofertado através de instâncias de máquinas virtuais. O presente trabalho revisita os modelos de custos empregados em data centers analisando a formação dos custos no fornecimento de máquina virtuais em nuvens baseadas em IaaS. Com base nesta análise identificasse que a energia elétrica possui uma parcela considerável deste custo e que boa parte deste consumo é proveniente do uso de processadores pelas máquinas virtuais, e que esse aspecto não é considerado nos modelos de custos identificados. Este trabalho descreve o Modelo Virtual Power, um modelo de custo baseado no consumo de energia do processador por máquina virtual em nuvens IaaS. A constituição do modelo está baseada nas premissas de consumo de energia vs. carga de processamento, entre outros, que são comprovados através de experimentação em um ambiente de testes em um data center de pequeno porte. Como resultado o Modelo Virtual Power mostra-se mais justo na precificação dos recursos consumidos do que os modelos identificados. Por fim, é realizado um estudo de caso comparando os custos tarifado a um cliente empregando o modelo de custo da Amazon no serviço AWS EC2 e o mesmo serviço tarifado utilizando o Modelo Virtual Power.

Made available in DSpace on 2015-05-14T12:36:41Z (GMT). No. of bitstreams: 1 arquiuvototal.pdf: 6365528 bytes, checksum: 4e27c7390c2e3c53b8c85b58dabd1b55 (MD5) Previous issue date: 2012-08-20 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES / This work presents a monitoring infrastructure for people in a situation of home care through the integration of wireless sensor networks and data processing in embedded systems, enabling a real-time monitoring of the clinical picture of each patient. To perform real-time telemetry, a sensor network with ZigBee technology was set and some biological signals were captured in order to validate the proposed infrastructure. This network performs the capture and transmission of data collected to base stations where a treatment system embedded in an FPGA is instructed to receive data, perform the necessary calculations and send the information obtained through an Ethernet network to a central installed in a monitoring central station. The use of a dedicated processing device such as an FPGA, provides a much greater efficiency than is typically found in general purpose processors and allows the customization of the hardware. Besides, reduces the final cost of the system. It also presented the integration of Arthron and InteliCare. Arthron is tool that works with flow distribution. This integration allows more real experiences of telemedical procedures so that you can have in a single transmission, audio, video, and biological signals. The monitoring system installed in the central station is responsible for storage and display the received data. It will display data in tables and graphs in real time and allow a team of experts make decisions and guide patients and / or their caregivers to perform a certain procedure. / Este trabalho apresenta uma infraestrutura de monitoramento para pessoas em situação de internação domiciliar através da integração de redes de sensores sem fio e processamento de dados em sistemas embarcados, possibilitando um acompanhamento em tempo de execução (online) do quadro clínico de cada paciente. Para realizar a telemetria online, uma rede de sensores com tecnologia ZigBee, foi montada e alguns sinais biológicos foram captados de forma a validar a infraestrutura proposta. Esta rede realiza a captação e envio dos dados coletados até estações base onde um sistema de tratamento embarcado em um FPGA fica encarregado de receber os dados, realizar os cálculos necessários e enviar as informações obtidas, através de uma rede Ethernet, a um sistema central de supervisão instalado em uma central de monitoramento. A utilização de um dispositivo de processamento dedicado, como um FPGA, proporciona ao sistema uma eficiência muito maior do que normalmente é encontrada em processadores de uso geral além de permitir a customização do hardware reduzindo o custo final do sistema. É apresentada também a integração da infraestrutura InteliCare com a ferramenta de distribuição de fluxos Arthron. Esta integração permite tornar mais real a experiência de colaboração em procedimentos médicos de forma que é possível ter numa mesma transmissão, áudio, vídeo e sinais biológicos. O sistema de supervisão instalado na central de monitoramento é responsável por gerenciar o armazenamento e a visualização dos dados recebidos. Ele exibe os dados em tabelas e gráficos em tempo de execução e permitirá que uma equipe de especialistas tome decisões e oriente os pacientes e/ou seus cuidadores para realizar determinado procedimento.

Made available in DSpace on 2015-05-14T12:36:54Z (GMT). No. of bitstreams: 1 arquivototal.pdf: 2004014 bytes, checksum: 3d8ca87826ca89996bb9c71a82501746 (MD5) Previous issue date: 2010-03-04 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / In this work, we present the development of an embedded system prototyping with soft-core Nios II and FPGA for a holter monitor that implements data compression, using the PPM Algorithm, and simulate ECG signals through the implementation of the Fourier series. Through a holter monitor, cardiologists can obtain ECG signals, serving as the basis for the perception of symptoms and activities of patients. These signals are captured and recorded by monitors in periods greater than or equal to 24 hours, requiring large storage size to store them, therefore increasing cost of the monitor. Using the PPM algorithm, a monitor holter can considerably reduce the size of the signals stored, thus reducing storage space and cost of device, addition to allow rapid transmission of the data. Integrating the ECG signal simulator to the device, is possible to generate samples of ECG via the embedded system, saving time and eliminating difficulties in obtaining signals, compared with the capture of real ECG signals by invasive and noninvasive methods. It enables the analysis and study of normal and abnormal ECGs. An embedded system on programmable chip (SOPC) was prototyped with a development kit containing peripherals and FPGA chip compatible with the Nios II. Architecture soft-core was set to compact operating system and software modules have been successfully developed, ported and validated on this platform. / Neste trabalho, é apresentado o desenvolvimento de um sistema embarcado com prototipagem em FPGA contendo instanciação do processador soft-core Nios II (SOPC System on a Programmable Chip), para um monitor holter que implementa compressão de dados, utilizando o algoritmo PPM, e simula sinais ECG através da implementação das Séries de Fourier. Através de um monitor holter, cardiologistas podem obter sinais ECG, que servem de base para a percepção de sintomas e atividades em pacientes, captados e armazenados pelos monitores em períodos maiores ou iguais a 24 horas, requisitando grandes espaços de armazenamento, aumentando, assim, o custo deste monitor. Utilizando o PPM, o dispositivo desenvolvido poderá reduzir consideravelmente a quantidade de dados armazenados, reduzindo, portanto, o espaço de armazenamento e o custo do dispositivo, permitindo ainda a rápida transmissão dos dados. Integrando o simulador de sinais ECG ao dispositivo, possibilita-se a geração de amostras de sinais eletrocardiográficos através do sistema embarcado, economizando tempo e eliminando dificuldades na obtenção de sinais, em comparação com a captação real de sinais ECG através de métodos invasivos e nãoinvasivos. O mesmo permite a análise e o estudo de sinais ECG normais e anormais. Um sistema embarcado em chip programável (SOPC) foi prototipado com uma placa contendo periféricos e uma pastilha FPGA dotada de compatibilidade com o Nios II; a arquitetura do soft-core foi configurada em sistema operacional compacto e módulos de software foram exitosamente desenvolvidos, portados e validados sobre essa plataforma.

Fundação de Amparo a Pesquisa do Estado de Minas Gerais / The subject of this work is to present a switched reluctance machine (SRM) driver capable to control the machine as a motor/generator, allowing the transition between the modes of operation while the machine is running. Six load voltage control strategies developed to be applied to a switched reluctance generator was performed, being that the strategies AV2, TBV, Hi and AMV was developed in this work. A SRM simulation able to represent the machine as a motor/generator was implemented and the results were presented. The load voltage strategies showed in this work was tested through simulations and the results indicate that the strategy called AV2 was the best one, providing a better utilization of the mechanical energy from the primary source. A prototype was assembled and the experimental results showed that the machine operating as a motor/generator operate properly and all the load voltage strategies developed to switched reluctance generator kept the voltage on the load near to the reference value confirming the functionality of the strategies. / Este trabalho tem como objetivo apresentar um acionamento capaz de controlar a máquina de relutância variável (MRV) como motor e como gerador, permitindo a transição de modos de operação com a máquina girando. Seis técnicas de controle de tensão na carga da máquina operando como gerador foram implementadas, sendo que as estratégias AV2, TBV, Hi e AMV foram desenvolvidas neste trabalho. Uma simulação da MRV capaz de representar a operação da máquina como motor/gerador foi desenvolvida e os resultados foram apresentados. As estratégias de controle de tensão na carga foram testadas através de simulação. Comparações entre as mesmas demonstraram que a estratégia AV2 é a que proporciona maior geração de energia elétrica, demonstrando a importância de se adicionar uma etapa de roda livre ao controle do GRV com malha fechada de tensão na carga. Um protótipo foi construído no laboratório utilizando DSP e resultados experimentais da máquina operando como motor/gerador, assim como resultados do GRV controlado pelas estratégias de controle de tensão na carga foram apresentados e discutidos. / Doutor em Ciências

This work presents a high performance digital controller of a single phase PWM sinusoidal inverter, using a 16-bits fixed point DSP. This converter is typically used in UPS (Uninterruptible Power Supplies), where a sinusoidal output voltage is desired. The digital controller has an internal filter capacitor current loop, and an external output voltage loop. Experimental results showing the performance of the system under linear and non-linear loads are presented, where a low total harmonic distortion (THD) is achieved. / Este trabalho apresenta um controlador digital de alto desempenho para um inversor PWM senoidal monofásico, usando um processador digital de sinais de 16 bits, ponto fixo. Esta topologia é tipicamente utilizada em sistemas UPS ( Uninterruptible Power Supplies ), onde uma tensão de saída senoidal é desejada. O controlador digital proposto consiste numa malha interna de realimentação da corrente do capacitor do filtro de saída, uma malha externa de realimentação da tensão de saída. Resultados experimentais mostrando o desempenho do sistema para cargas lineares e não-lineares são apresentados, onde uma baixa distorção harmônica total (THD) é observada, e é demonstrada uma elevada rigidez dinâmica da tensão de saída para transientes de carga. / Mestre em Ciências