Cette Thèse traite de la modélisation des réseaux électriques comportant des compensateurs statiques de puissance réactive (SVC). La modélisation est basée sur des modèles d'ordre réduit utilisant la réduction par troncature des valeurs singulières de Hankel et l'identification dynamique N4Sid. Pour le cas de réseaux comportant plusieurs SVC ou composants FACTS (Flexible AC Transmission Systems), on a proposé une structure de modélisation par sous-systèmes calculée par des techniques d'ordre réduit. Ces modèles réduits permettent de calculer des lois de commande type LQG (Linear Quadratic Gaussian Regulator) et des commandes robustes d'ordre réduit qui ont des performances supérieures par rapport aux correcteurs traditionnels des SVC (commande proportionnelle). Avec la structure en sous-systèmes, on a proposé des méthodes de calcul des correcteurs décentralisés appliqués aux réseaux électriques. D'autre part, on a proposé une technique d'analyse de la robustesse des réseaux en utilisant la théorie d'analyse des valeurs singulières structurées, permettant de déterminer les frontières de stabilité basées en le calcul des fonctions de transfert de l'ensemble système-commande. Les différentes techniques développées dans le cadre de cette thèse sont appliquées à un réseau test de 11 nœuds et à un grand réseau électrique et donnent des résultats très satisfaisants.

Les vibrations ambiantes representent une source potentielle d'energie pour alimentation des capteurs sans fil autonomes. La transduction electrostatique est une des techniques utilisees pour la conversion de l'energie des vibrations en electricite. De nombreuses realisations des transducteurs et leurs circuits de conditionnement ont deja ete presentees dans la litterature. Pour transmettre l'energie convertie vers une charge utile des interfaces specifiques doivent etre concues. Ce dernier sujet a ete peu aborde dans la litterature. Ce travail etudie une interface avec la charge dans un dispositif de recuperation d'energie vibratoire. L'architecture proposee au cours de cette etude est adaptee aux circuits de conditionnement de type pompe de charge, qui fonctionne selon un cycle charge-tension rectangulaire. L'interface proposee accomplit deux taches. Premierement, il permet de transferer l'energie electrique du circuit de conditionnement vers une charge tout en abaissant la tension d'une maniere adiabatique, c.a.d., en minimisant les dissipations. Deuxiemement, il permet de reguler le debit d'extraction d'energie du circuit de conditionnement en ajustant dynamiquement la puissance de ce transfert. Cela est realise avec un circuit integree en technologie 0.35um CMOS haute tension dont l'architecture est inspiree d'un convertisseur DCDC de type Buck fonctionnant en regime discontinu. La consommation de l'interface est minimisee grace a l'utilisation du regime sous le seuil des transistors MOS pour pratiquement tous les blocs, grace a une alimentation reduite a 1.1V. L'interface consomme en dessous de 100nW, et est capable de gerer des sources d'energie a puissance < 1uW. / Vibrational energy is an attractive power source for self-powered wireless sensors. A mainstream harvesting technique for vibrational energy is electrostatic MEMS harvesters. Various circuit architectures have already been introduced with many successful implementation, yet a load interface that efficiently manages the harvested energy has rarely been reported. In this work a load interface is proposed which is suited for any condition circuit (CC) implementing rectangular QV cycles. In general, a rectangular QV conditioning circuit has an optimum interval of which the energy harvested is maximised, thus the harvested energy should be periodically removed to maintain maximising the harvested energy. This is achieved through the load interface (LI). The LI proposed is a switched inductor capacitive architecture with a LI controller allowing the extraction of the energy in a multiple energy shot fashion. The LI controller incorporate an ultra low power clock for switching events and low power comparator for switching decision. Power consumption is reduced by operating at a low supply voltage (1.1V). The LI is implemented in AMS0.35HV technology with a mixed high voltage-low power control blocks. It takes into account the harvester operation to maximise its extracted energy. It overcomes the constrained limited biasing power, tackles resistive losses and power handling transistor long channels by transferring the energy in a multiple shots fashion. A CMOS implementation is proposed along with simulation results showing an average consumed power of the controller less than 100nW allowing the system to operate with input power levels as low as few hundreds of nano-watts.

L’utilisation des alimentations à découpage (SMPSs : switched mode power supplies) est à présent largement répandue dans des systèmes embarqués en raison de leur rendement. Les exigences technologiques de ces systèmes nécessitent simultanément une très bonne régulation de tension et une forte compacité des composants. SEPIC (Single-Ended Primary Inductor Converter) est un convertisseur à découpage DC/DC qui possède plusieurs avantages par rapport à d’autres convertisseurs de structure classique. Du fait de son ordre élevé et de sa forte non linéarité, il reste encore peu exploité. L’objectif de ce travail est d’une part le développement des stratégies de commande performantes pour un convertisseur SEPIC et d’autre part l’implémentation efficace des algorithmes de commande développés pour des applications embarquées (FPGA, ASIC) où les contraintes de surface silicium et le facteur de réduction des pertes sont importantes. Pour ce faire, deux commandes non linéaires et deux observateurs augmentés (observateurs d’état et de charge) sont exploités : une commande et un observateur fondés sur le principe de mode de glissement, une commande prédictive et un observateur de Kalman étendu. L’implémentation des deux lois de commande et l’observateur de Kalman étendu sont implémentés sur FPGA. Une modulation de largeur d’impulsion (MLI) numérique à 11-bit de résolution a été développée en associant une technique de modulation Δ-Σ de 4-bit, un DCM (Digital Clock Management) segmenté et déphasé de 4-bit, et un compteur-comparateur de 3-bit. L’ensemble des approches proposées sont validées expérimentalement et constitue une bonne base pour l’intégration des convertisseurs à découpage dans les alimentations embarquées. / The use of SMPS (Switched mode power supply) in embedded systems is continuously increasing. The technological requirements of these systems include simultaneously a very good voltage regulation and a strong compactness of components. SEPIC ( Single-Ended Primary Inductor Converter) is a DC/DC switching converter which possesses several advantages with regard to the other classical converters. Due to the difficulty in control of its 4th-order and non linear property, it is still not well-exploited. The objective of this work is the development of successful strategies of control for a SEPIC converter on one hand and on the other hand the effective implementation of the control algorithm developed for embedded applications (FPGA, ASIC) where the constraints of Silicon surface and the loss reduction factor are important. To do it, two non linear controls and two observers of states and load have been studied: a control and an observer based on the principle of sliding mode, a deadbeat predictive control and an Extended Kalman observer. The implementation of both control laws and the Extended Kalman observer are implemented in FPGA. An 11-bit digital PWM has been developed by combining a 4-bit Δ-Σ modulation, a 4-bit segmented DCM (Digital Clock Management) phase-shift and a 3-bit counter-comparator. All the proposed approaches are experimentally validated and constitute a good base for the integration of embedded switching mode converters