L'intégration de diélectriques High-k dans les empilements de grille des transistors a fait naître des problèmes de fiabilité complexes. A cela vient s'ajouter, en vue des technologies sub-32nm planaires, de nouvelles problématiques liées à l'utilisation de substrats silicium sur isolant complètement désertés FDSOI. En effet, l'intégration d'un oxyde enterré sous le film de silicium non seulement va modifier l'électrostatique de la structure mais aussi introduire une nouvelle interface Si/SiO2 sujette à d'éventuelles dégradations. Ce manuscrit présente différentes méthodes de caractérisation électrique ainsi que différentes études de fiabilité des dispositifs FDSOI intégrants des empilements High-κ/ grille métallique. Dans un premier temps, une étude complète du couplage électrostatique dans des structures FDSOI est réalisée, permettant de mieux appréhender l'effet d'une tension en face arrière sur les caractéristiques électriques des dispositifs. Différentes méthodes de caractérisation des pièges d'interface sont ensuite présentées et adaptées, quand cela est possible, au cas spécifique du FDSOI, où les défauts entre le film de silicium et l'oxyde enterré doivent être pris en compte. Enfin, différentes études de fiabilité sont présentées, des phénomènes de PBTI et de NBTI sur des dispositifs à canaux longs aux phénomènes propres aux dispositifs de petite dimension, tels que l'impact des porteurs chauds dans des structures FDSOI à film ultra fins et les effets parasites d'augmentation de la tension de seuil lorsque les largeurs des transistors diminuent. / The integration of High-k dielectrics in recent CMOS technologies lead to new complex reliability issues. Furthermore new concerns appear with the use of fully depleted silicon on insulator (FDSOI) substrates for future sub-32nm planar technologies. Indeed, the integration of a buried oxide underneath the silicon film changes the electrostatic of the structure and create a new Si/SiO2 interface which may be degraded. This thesis presents different electrical characterization techniques and reliability studies on High-κ/metal gate FDSOI transistors. First, a complete electrostatic study of FDSOI structures is done allowing a better understanding of the effects of backgate biases. Different techniques to characterize interface traps are then presented and adapted to FDSOI devices, where traps at the silicon film/buried oxide interface must be considered. Finally, different reliability studies are presented; from NBTI and PBTI issues on long channel devices to specific concerns related to small gate length transistors such as hot carriers degradation on ultra-thin film FDSOI devices and threshold voltage increase with gate width scaling.

Ce travail de thèse porte sur l'intégration de matériaux de haute constante diélectrique (High-k) en tant que diélectrique interpoly dans les mémoires non volatiles de type Flash. L'objectif est de déterminer quel matériaux High-k seraient des candidats probables au remplacement de l'empilement ONO utilisé en tant que diélectrique interpoly. Une gamme de matériaux high-k ont été étudiés via des caractérisations électriques (I-V, C-V, statistique de claquage…) et physiques (TEM, EDX, XPS…) afin d'éliminer les matériaux ne répondant pas au cahier des charges d'un diélectrique interpoly. Les difficultés et les obstacles liés a l'intégration de matériaux High-k dans une chaine de procédés de fabrication de mémoires Flash ont été pris en compte, et des solutions ont été proposées. / The work of this thesis is on integration of high dielectric constant materials (High-k) as dielectric interpoly in Flash non volatile memories. The objective is to determine which High-k materials are suitable as interpoly dielectric in place of the ONO stack currently used. A range of High-k materials have been studied by electrical characterizations (I-V, C-V, breakdown statistics…) and physical characterizations (TEM, EDX, XPS…) in order to select those with the best properties for an interpoly dielectric. The difficulties in integration of High-k materials in a Flash memory process flow have been taken in account and solutions have been proposed.

Este trabalho tem como objetivo a produção e caracterização elétrica de filmes finos de telureto com nanopartículas de ouro para aplicações em microeletrônica. Filmes finos foram produzidos por magnetron sputtering a partir de alvos de telureto cerâmico e de ouro metálico. Foi desenvolvida metodologia adequada para a nucleação das nanopartículas de ouro por meio de tratamento térmico. Foram nucleadas nanopartículas de ouro a fim de que fossem observadas as influências nas propriedades elétricas. Os filmes foram depositados sobre substrato de silício e, para as medidas elétricas, ilhas de alumínio foram depositadas sobre o filme, utilizando-se os processos convencionais de microeletrônica: limpeza química, deposição por sputtering e evaporação. Com a finalidade de verificar a nucleação das nanopartículas metálicas, foram realizadas análises por Microscopia Eletrônica de Transmissão que indicaram a presença de nanopartículas metálicas, cristalinas, aproximadamente esféricas e com tamanho médio aproximado entre 1,5 e 5 nm. Outras técnicas de caracterização usadas foram microscopia de força atômica, perfilometria e extração de curvas da capacitância e condutância em função da tensão. Foram produzidos filmes com diversas espessuras com e sem nanopartículas de ouro. Por meio das medidas de capacitância em função da tensão foi possível determinar a influência das nanopartículas metálicas na constante dielétrica (k). Os resultados obtidos mostram aumento do valor de k de aproximadamente 70%, na presença de nanopartículas de ouro. Cabe ressaltar o resultado obtido para os filmes com espessura de 32,8 nm, para os quais o valor da constante dielétrica varia de 9,4 para 12,2, para tratamentos de 10 e 20 h, respectivamente. O material estudado tem possíveis aplicações em microeletrônica como dielétrico em capacitores e transistores MOS, e como camada de passivação em dispositivos de potência. / This work has the objective of production and electrical characterization f tellurite thin films containing gold nanoparticles for microelectronic applications. Thin films have been produced by magnetron sputtering from ceramic tellurite and metallic gold targets. It was developed an appropriate methodology for the gold nanoparticles nucleation by means of heat treatment. Gold nanoparticles were nucleated in order to be observed the influence on the electrical properties. The films were deposited on silicon substrate and, to the electrical measurements, aluminium islands were deposited on the film, using the conventional processes of microelectronics: chemical cleaning, deposition by sputtering and evaporation. With purpose to check the metallic nanoparticles nucleation, transmission electron microscopy measurements were performed and indicated the presence of crystalline metallic nanoparticles, with spherical shape and with average size between 1.5 and 5 nm. Other characterization techniques were used as atomic force microscopy, profilometry and electrical measurements to obtain the capacitance and conductance curves. Films have been produced with different thicknesses with and without gold nanoparticles. From capacitance measurement, it was possible to determine the metallic nanoparticles influence on the dielectric constant (k). The results obtained showed the increase of k of about 70% with the presence of gold nanoparticles. We have to remark the results obtained for thin films with 32.8 nm thickness with k varying from 9.4 to 12.2, for heat treatments during 10 and 20 h, respectively. The material studied has possible applications in microelectronics as high-k dielectrics for capacitors and transistors MOS, and as passivation layer for power devices.

Este trabalho tem como objetivo a produção e caracterização elétrica de filmes finos de telureto com nanopartículas de ouro para aplicações em microeletrônica. Filmes finos foram produzidos por magnetron sputtering a partir de alvos de telureto cerâmico e de ouro metálico. Foi desenvolvida metodologia adequada para a nucleação das nanopartículas de ouro por meio de tratamento térmico. Foram nucleadas nanopartículas de ouro a fim de que fossem observadas as influências nas propriedades elétricas. Os filmes foram depositados sobre substrato de silício e, para as medidas elétricas, ilhas de alumínio foram depositadas sobre o filme, utilizando-se os processos convencionais de microeletrônica: limpeza química, deposição por sputtering e evaporação. Com a finalidade de verificar a nucleação das nanopartículas metálicas, foram realizadas análises por Microscopia Eletrônica de Transmissão que indicaram a presença de nanopartículas metálicas, cristalinas, aproximadamente esféricas e com tamanho médio aproximado entre 1,5 e 5 nm. Outras técnicas de caracterização usadas foram microscopia de força atômica, perfilometria e extração de curvas da capacitância e condutância em função da tensão. Foram produzidos filmes com diversas espessuras com e sem nanopartículas de ouro. Por meio das medidas de capacitância em função da tensão foi possível determinar a influência das nanopartículas metálicas na constante dielétrica (k). Os resultados obtidos mostram aumento do valor de k de aproximadamente 70%, na presença de nanopartículas de ouro. Cabe ressaltar o resultado obtido para os filmes com espessura de 32,8 nm, para os quais o valor da constante dielétrica varia de 9,4 para 12,2, para tratamentos de 10 e 20 h, respectivamente. O material estudado tem possíveis aplicações em microeletrônica como dielétrico em capacitores e transistores MOS, e como camada de passivação em dispositivos de potência. / This work has the objective of production and electrical characterization f tellurite thin films containing gold nanoparticles for microelectronic applications. Thin films have been produced by magnetron sputtering from ceramic tellurite and metallic gold targets. It was developed an appropriate methodology for the gold nanoparticles nucleation by means of heat treatment. Gold nanoparticles were nucleated in order to be observed the influence on the electrical properties. The films were deposited on silicon substrate and, to the electrical measurements, aluminium islands were deposited on the film, using the conventional processes of microelectronics: chemical cleaning, deposition by sputtering and evaporation. With purpose to check the metallic nanoparticles nucleation, transmission electron microscopy measurements were performed and indicated the presence of crystalline metallic nanoparticles, with spherical shape and with average size between 1.5 and 5 nm. Other characterization techniques were used as atomic force microscopy, profilometry and electrical measurements to obtain the capacitance and conductance curves. Films have been produced with different thicknesses with and without gold nanoparticles. From capacitance measurement, it was possible to determine the metallic nanoparticles influence on the dielectric constant (k). The results obtained showed the increase of k of about 70% with the presence of gold nanoparticles. We have to remark the results obtained for thin films with 32.8 nm thickness with k varying from 9.4 to 12.2, for heat treatments during 10 and 20 h, respectively. The material studied has possible applications in microelectronics as high-k dielectrics for capacitors and transistors MOS, and as passivation layer for power devices.

The performance and power scaling of metal-oxide-semiconductor field-effect-transistors (MOSFETs) has been historically achieved through shrinking the gate length of transistors for over three decades. As Si complementary metal-oxide-semiconductor (CMOS) scaling is approaching the physical and optical limits, the emerging technology involves new materials for the gate dielectrics and the channels as well as innovative structures. III-V materials have much higher electron mobility compared to Si, which can potentially provide better device performance. Hence, there have been tremendous research activities to explore the prospects of III-V materials for CMOS applications. Nevertheless, the key challenges for III-V MOSFETs with high-[kappa] oxides such as the lack of high quality, thermodynamically stable insulators that passivate the gate oxide/III-V interface still hinder the development of III-V MOS devices. The main focus of this dissertation is to develop the proper processes and structures for III-V MOS devices that result in good interface quality and high device performance. Firstly, fabrication processes and device structures of surface channel MOSFETs were investigated. The interface quality of In[subscript 0.53]Ga[subscript 0.47]As MOS devices was improved by developing the gate-last process with more than five times lower interface trap density (D[subscript it]) compared to the ones with the gate-first process. Furthermore, the optimum substrate structure was identified for inversion-type In[subscript 0.53]Ga[subscript 0.47]As MOSFETs by investigating the effects of channel doping concentration and thickness on device performance. With the proper process and channel structures, the first inversion-type enhancement-mode In[subscript 0.53]Ga[subscript 0.47]As MOSFETs with equivalent oxide thickness (EOT) of ~10 Å using atomic layer deposited (ALD) HfO₂ gate dielectric were demonstrated. The second part of the study focuses on buried channel InGaAs MOSFETs. Buried channel InGaAs MOSFETs were fabricated to improve the channel mobility using various barriers schemes such as single InP barrier with different thicknesses and InP/InAlAs double-barrier. The impacts of different high-[kappa] dielectrics were also evaluated. It has been found that the key factors enabling mobility improvement at both peak and high-field mobility in In[subscript 0.7]Ga[subscript 0.3]As quantum-well MOSFETs with InP/InAlAs barrier-layers are 1) the epitaxial InP/InAlAs double-barrier confining carriers in the quantum-well channel and 2) good InP/Al₂O₃/HfO₂ interface with small EOT. Record high channel mobility was achieved and subthreshold swing (SS) was greatly improved. Finally, InGaAs tunneling field-effect-transistors (TFETs), which are considered as the next-generation green transistors with ultra-low power consumption, were demonstrated with more than two times higher on-current while maintaining much smaller SS compared to the reported results. The improvements are believed to be due to using the In[subscript 0.7]Ga[subscript 0.3]As tunneling junction with a smaller bandgap and ALD HfO₂ gate dielectric with a smaller EOT. / text

Depuis plus de dix ans les capacités MIM (Métal Isolant Métal) sont des composants passifs largement intégrés au niveau des interconnections des puces de microélectronique. A cause de la miniaturisation et de la réduction de la surface des puces, la densité de capacité des capacités MIM doit être constamment augmentée. Une solution est l'utilisation d'un isolant avec une constante diélectrique élevée dit « high-k ». Pour les prochaines générations de condensateurs, des densités de capacité supérieur à 30 fF/µm² sont visées. L'oxyde de zirconium (ou zircone) a été sélectionné pour remplacer de l'oxyde de tantale actuellement utilisé. Il possède une constante diélectrique qui dépend de sa structure cristalline. Elle est respectivement de 17, 47 et 37 dans les phases monoclinique, quadratique et cubique. Il est donc nécessaire de déposer la zircone dans la phase quadratique. Cependant, les couches minces de zircone ne sont pas entièrement cristallisées dans la phase quadratique. De plus, elles ne répondent pas aux critères de fiabilité requis par la microélectronique. L'objectif de cette thèse est la stabilisation de la zircone dans la phase quadratique par le dopage. Le tantale et le germanium sont les deux dopants choisis grâce à une étude de sélection de matériaux. Des couches minces d'environ 8 nm de zircone dopée à différentes concentrations ont été réalisées par PEALD (Plasma Enhanced Atomic Layer Deposition). Après les dépôts, des recuits à 400°C pendant 30 min ont été effectués afin de reproduire les traitements thermiques subis par les couches lorsqu'elles sont intégrées dans des puces de microélectronique. Plusieurs types de caractérisations ont été effectuées afin d'étudier l'influence des dopants sur la structure cristalline de la zircone mais aussi sur ses propriétés physico-chimiques. Des tests électriques sur des capacités MIM intégrées ont permis de mesurer les propriétés électriques des couches et la fiabilité de la zircone dopée a été évaluée. Ce travail a pour but la fabrication d'une capacité MIM planaire à base d'oxyde de zirconium dopée dont la densité de capacité sera supérieure à 30 fF/µm² pour des applications de découplage. / For more than ten years Metal-Insulator-Metal capacitors (MIM) have been integrated at the level of copper interconnections. All new technology nodes have led to a decrease of the surface of chips; capacitance density must be thus enhanced. The best solution is to use a material with a high dielectric constant commonly named “high-k”. For the next MIM capacitor generation, capacitance density has to be higher than 30 fF/µm². Tantalum oxide, currently used, has reached its limits and it must be replaced. Zirconium dioxide has a high dielectric constant of 47 in the tetragonal phase with a sufficient band gap for MIM applications. When deposited in thin films, zirconia is not fully crystalized in the tetragonal phase. Moreover, this pure zirconium oxide does not fulfill the reliability criteria. The aim of this work is to stabilize zirconia in its tetragonal phase by alloying it with other elements. Tantalum and Germanium are the two dopants selected thanks to a bibliographic study. Thin layers of zirconia of 8 nm alloyed with Tantalum and Germanium have been deposited by Plasma Enhanced Atomic Layer Deposition (PEALD). Samples were annealed at 400°C during 30 minutes after deposition to reproduce the thermal conditions that microelectronic chips are submitted to. Different characterization technics have been used to study the effect of dopants on zirconia's crystalline structure and its physic-chemical properties. Tests have been made on integrated MIM capacitors with Titanium Nitride electrodes to determine the electrical properties of the layers. Reliability of zirconia doped layers was also evaluated. The purpose of this work is the production of zirconia based planar MIM capacitor with a capacitance density of 30 fF/µm².

Le collage direct consiste à l’adhésion spontanée dès température ambiante de deux surfaces sans ajout de matière polymère à l’interface de collage. Réalisable sous vide ou à pression atmosphérique, il possède l’avantage de permettre l’empilement de matériaux monocristallins sur des matériaux amorphes, parfaitement illustrée, par exemple, avec la fabrication de substrats SOI (silicium sur isolant) couramment utilisé de nos jours en microélectronique et/ou en microtechnologie. La course à la performance et/ou pluridisciplinarité des circuits électroniques nécessite la maîtrise de ce procédé pour un plus large panel de matériaux. La compréhension des mécanismes physico-chimique à l’interface de collage devient alors primordiale. L’objectif de cette thèse est d’étudier les mécanismes mis en jeu dans le collage direct hydrophile de couches diélectriques autres que l’oxyde de silicium : l’oxyde d’aluminium, le nitrure de silicium et un ultra-low k.Dans cette étude, des procédés de collage direct hydrophile de films diélectriques déposés sont développés avec différentes préparations de surface. L’évolution mécanique et chimique de l’interface de collage, après différents traitements thermiques, est analysé via différentes techniques de caractérisation comme la mesure anhydre d’énergie de collage, la microscopie acoustique, la réflectivité des rayons X et la spectroscopie infrarouge. Chaque matériau démontre un comportement particulier une fois confiné à l’interface de collage par rapport à son comportement en surface libre. Tout au long de cette thèse, le lien entre collage et surface libre a permis d’établir les mécanismes de collages des différents matériaux étudiés et d’énoncer des recommandations pour obtenir des collages de qualité. / Direct wafer bonding refers to the spontaneous establishment of attractive forces between two surfaces at ambient temperature without any additional polymer material. Available at ambient pressure or under vacuum, this technology is attractive for monocrystal-amorphous stacks, perfectly illustrated by SOI (Silicon On Insulator) substrate elaboration widely used nowadays in microelectronics or microtechnologies. Electronic device performance and multidisciplinarity needs require this technology on many different materials. In this context, a precis understanding of bonding mechanism is paramount. The aim of this work is to study the hydrophilic bonding mechanisms for alumina, nitride silicon and ultra-low k thin films.In this study, hydrophilic bonding of deposited dielectric films prepared by chemical treatment were analyzed as function of post-bonding annealing temperature. Chemical and mechanical bonding interface closure has been analyzed from mechanical and chemical point of view via several characterization techniques: anhydrous bonding energy measurement, acoustic microscopy, X-Ray reflectivity and infrared spectroscopy. Each material demonstrates interesting behaviors embedded at the bonding interface compared to the deposited film free surfaces. Throughout the studies, correlations between bonding and free surface evolution have led to their bonding mecanisms and some recommendations for efficient and high quality bonding elaboration.

Cette thèse porte sur l'élaboration et la caractérisation des grilles métalliques en TiN, aluminium et lanthane pour les technologies CMOS gate-first à base d'oxyde high-k HfSiON. L'effet de l'épaisseur et de la composition des dépôts métalliques a été caractérisé sur les paramètres de la technologie 32/28nm. Ces résultats ont été reliés à une variation de travail de sortie au vide du TiN, à des dipôles induits par l'Al et le La à l'interface HfSiON/SiON et à leur diminution aux petites épaisseurs de SiON (roll-off). Nous avons montré que l'aluminium déposé sous forme métallique dans le TiN cause une diminution de son travail de sortie, opposée au faible dipôle positif induit par l'Al. Nous avons évalué l'influence du roll-off pour ces différents métaux et mis en évidence pour la première fois sa forte dépendance avec l'épaisseur de lanthane déposée. Le développement de procédés de dépôt de TiN, Al, La a permis d'accroître les bénéfices de ces matériaux pour la technologie CMOS 32/28nm. / This thesis is about the manufacturing and the characterization of TiN, aluminum and lanthanum metal gate for high-k based 32/28nm CMOS technologies. The effect of metal gate layer thickness and composition has been characterized on 32/28nm technology parameters. These results have been related to a change in the TiN vacuum work function, to Al- and La- induced dipoles at the HfSiON/SiON interface or their lowering on thin SiON (roll-off). We have shown that metallic aluminum introduced in the TiN metal gate causes a work function lowering, opposed to the weak Al-induced dipole. We have evaluated the roll-off influence for theses different metals. For the first time we report the strong roll-off dependence with the deposited lanthanum thickness. Newly developed TiN, Al, La deposition processes have brought benefits for the CMOS 32/28nm technology

.Aujourd’hui, la course à la miniaturisation a engendré de nouveaux défis dans l’industrie microélectronique. En plus de la forte concurrence que subissent les fabricants de composants, de nouvelles contraintes liées à la fiabilité des dispositifs se sont imposées. En effet, le passage d’une technologie « tout silicium » relativement simple à une technologie high-k/grille métal plus complexe, a entrainé une forte réduction des marges de fiabilité des oxydes de grille. A ce titre, Il est devenu nécessaire d’investiguer de nouvelles approches pouvant offrir davantage de gain en durée de vie pour les transistors MOS. C’est dans ce contexte que s’inscrit ce travail de thèse. Dans un premier temps, une présentation des différentes méthodes de caractérisations adaptées à l’étude du vieillissement des dispositifs high-k à grille métallique est faite. Dans ce cadre, des techniques de mesures rapides (type FAST BTI) sont mises en place et adaptée à l’étude du claquage d’oxyde. Ensuite, afin de démontrer que les durées de vie estimées aujourd’hui sont pessimistes, une étude de fiabilité portant sur la compréhension et la modélisation du mécanisme de TDDB (Time Dependent Dielectric Breakdown) sur les technologies avancées à base d’oxyde IL/high-k est présentée. Enfin, le manuscrit se focalise sur un certain nombre d’axes de travail qui pourraient permettre de dégager une marge significative sur la durée de vie TDDB. / .Today, in the race for miniaturization, the microelectronics industry faces new challenges. In addition to the strong competition of other component manufacturers, new constraints related to the reliability of devices have emerged. Indeed, the transition from the "all silicon" technology relatively simple to the high-k/metal gate technology has generated a reduction in reliability margins of gate oxides. As such, it becomes necessary to investigate new approaches that can provide more gain in lifetime for the MOS transistors. In this respect, this work gives firstly an overview of different methods of characterization used for the study of aging high-k metal gate devices. In this context, the need to develop and implement new fast techniques essential to the study of the oxide breakdown is exposed. Afterwards, in order to show that the estimated lifetimes today are pessimistic, we presented a reliability study based on understanding and modeling the mechanism of TDDB (Time Dependent Dielectric Breakdown) on advanced high-k/metal gate stacks based technology. Finally, the manuscript focuses on a number of investigation areas that could provide a significant margin for the TDDB lifetime.

L'essor du marché des MicroSystèmes ElectroMécaniques (MEMS : MicroElectroMechanial Systems) durant les deux dernières décennies s'est accompagné d'efforts de recherche soutenus pour élargir leurs champs d'application. Employés comme capteurs gravimétriques, des microstructures vibrant à la résonance permettent une détection ultrasensible pouvant aller jusqu'à la masse d'un seul proton pour les plus ultimes d'entre elles. Les capteurs MEMS gravimétriques fonctionnalisés apparaissent alors comme une alternative sans marquage aux technologies existantes de détection d'analytes chimiques et biologiques. Leur résolution est exacerbée par la réduction en taille, et un des principaux enjeux au développement de tels capteurs miniaturisés provient de la capacité à réaliser des moyens de transduction électromécanique - actionnement et détection électriques du mouvement mécanique - robustes et intégrés. Ces travaux de thèse présentent l'étude de la transduction diélectrique appliquée à la mise en vibration de microleviers et son intégration dans le cadre d'un procédé de fabrication collective sur silicium. L'efficacité de ce moyen de transduction est fortement liée à l'épaisseur et à la permittivité de la couche diélectrique employée et tire avantageusement partie de l'utilisation de matériaux à haute permittivité (" High-K ") en films d'épaisseur nanométrique. Dans les travaux présentés, trois matériaux diélectriques ont été étudiés : le nitrure de silicium faiblement contraint, l'alumine et l'oxyde d'hafnium. Ils ont été intégrés comme couche d'actionnement sur des microleviers de silicium. Les résultats obtenus démontrent la capacité d'actionnement des microstructures en utilisant ces couches diélectriques et également la possibilité d'effectuer simultanément actionnement et détection électrique sur un seul et même transducteur. Les perspectives ouvertes par ce travail concernent l'amélioration de la qualité des films minces employés et l'exploitation de matériaux de permittivité plus élevée. Ils forment un pas de plus vers des systèmes de détection fonctionnels intégrant reconnaissance chimique et premier étage de traitement du signal. / Since two decades now, microscopic electronic devices including moving parts, called MicroElectroMechanical Systems (MEMS) have had a growing impact on industry and daily lives. Their range of application is already wide: from actuators (inkjet print heads, digital cinema projectors, etc.) to mechanical sensors (microphones, accelerometers, etc.). There is a growing research effort in the biosensing field as well. One of the main challenges for this application is to integrate a miniaturized and robust element to a vibrating beam-like structure, in order to achieve electromechanical actuation and detection, i.e. to convert an electrical signal into vibration and vice versa. In this work, we studied the integration of three dielectric materials on silicon microcantilevers, and successfully demonstrated the feasibility of simultaneous flexural actuation and detection of the structures by mean of dielectric transduction. Those results are one step forward the elaboration of mature detection systems.