Cette thèse présente la conception et la mise en œuvre d'un imageur CMOS pour être utilisé dans biocapteurs intégrés basés sur Résonance Plasmonique de Surface (SPR). Tout d'abord, les conditions optimales pour la résonance plasmon dans une interface compatible CMOS / post-CMOS sont obtenus par modélisation avec COMSOL. Deuxièmement, un imageur CMOS de Colonne Actif (CMOS-ACS) du 32x32 pixels est mis en œuvre sur une technologie CMOS 0,35 um. Dans une interface d'or-eau avec une excitation de prisme, on constate que pour les prismes avec des indices de réfraction de 1,55 et 1,46, le couplage optimal avec le plasmon est obtenu pour des films d'or d'une épaisseur de 50 et 45 nm, respectivement. Dans ces conditions, environ 99,19% et 99,99% de l'énergie de la lumière incidente est transférée à le surface plasmon pour les deux prismes respectivement, à condition que la lumière incidente, avec une longueur d'onde de 633 nm, arrive avec un angle d'incidence de 68,45° et 79,05° respectivement. Il est également obtenu qu'un changement de RIU 10-4 de l'indice de réfraction du milieu diélectrique, produit un changement de 0,01 ° dans l'angle de résonance de plasmons qui, dans un schéma de modulation d'intensité de lumière produit une variation de 0,08% dans la lumière réfléchie au photodétecteur. En ce qui concerne le imageur CMOS, une photodiode n-well/p-substrate est choisi comme l'élément de photodétection, en raison de sa faible capacité de jonction, ce qui conduit à un rendement élevé et le gain de conversion élevé comparativement à une photodiode n-diff/p-substrate. Des simulations sur ordinateur avec Cadence et Silvaco produit une capacité de jonction de 31 FF et 135 fF respectivement. Le pixel de l'imageur est basé sur une configuration à trois transistors (3T) et présente un facteur de remplissage de 61%. Le circuit de lecture utilise une technique de capteur de colonne actif (ACS) pour réduire le bruit à motif fixe (Fixed Pattern Noise ou FPN en anglais) liée au le Capteur à Pixels Actif (APS) traditionnelle. En outre, Non-Corrélés Echantillonnage Double (Non-Correlated Double Sampling ou NCDS en anglais) et Delta double échantillonnage (DDS) sont utilisés comme techniques de réduction du bruit. Un montage optique expérimental est utilisé pour caractériser les performances de l'imageur, et nous avons obtenu un gain en conversion de 7,3 uV/e-, une capacité de jonction de la photodiode de 22 fF, un bruit de lecture de 324,5 uV, ce qui équivaut à 45 électrons, et une gamme dynamique de 50,5 dB. Les avantages de l'ACS et NCDS-DDS sont observées dans le niveau faible de FPN du pixel et de la colonne, avec une valeur de 0,09% et 0,06% respectivement. Le travail présenté dans cette thèse est une première étape vers l'objectif de développer une plateforme entièrement intégrée SPR pour biocapteurs, incorporant source de lumière, l'interface SPR, canal microfluidique, les éléments d'optique et imageur CMOS. / This dissertation presents the design and implementation of a CMOS imager for use in integrated biosensors based on Surface Plasmon Resonance. First, the optimal conditions for plasmon resonance in a CMOS/Post-CMOS compatible interface are obtained by COMSOL modelling. Second, a 32x32-pixel CMOS-Active Column Sensor (CMOS-ACS) is implemented on 0.35 um CMOS technology. In a gold-water interface with prism excitation, it is found that for prisms showing refractive indexes of 1.55 and 1.46, optimal plasmon coupling is obtained for gold films with thicknesses of 50 and 45 nm respectively. Under these conditions, approximately 99.19% and 99.99% of the incident light's energy is transferred to the surface plasmon for both prism respectively, provided that the incident light, with a wavelength of 633 nm, arrives with incidence angles of 68.45° and 79.05° respectively. It is also obtained that a change of 10-4 RIU in the refractive index of the dielectric medium, produces a change of 0.01° in the plasmon resonance angle, which under a light intensity modulation scheme produces a change of 0.08% in the reflected light's energy reaching the photodetector. Concerning the CMOS imager, a n-well/p-substrate photodiode is selected as the photosensing element, due to its low junction capacitance, which results in high efficiency and high conversion gain compared to the n-diff/p-substrate photodiode. Computer simulations with Cadence and Silvaco produced a junction capacitance of 31 fF and 135 fF respectively. The imager's pixel is based on a three-transistor (3T) configuration and shows a fill factor of 61%. The readout circuitry employs an Active Column Sensor (ACS) technique to reduce the Fixed Pattern Noise (FPN) associated with traditional Active Pixel Sensors (APS). Additionally, Non-Correlated Double Sampling (NCDS) and Delta Double Sampling (DDS) are used as noise reduction techniques. An experimental optical setup is used to characterize the performance of the imager, obtaining a conversion gain of 7.3 uV/e-, a photodiode junction capacitance of 21.9 fF, a read noise of 324.5 uV, equivalent to ~45 e- and a dynamic range of 50.5 dB. The benefits of ACS and NCDS-DDS are observed in the low pixel and column FPN of 0.09% and 0.06% respectively. The work presented in this thesis is a first step towards the goal of developing a fully integrated SPR-biosensing platform incorporating light source, SPR interface, microfluidic channel, optical elements and CMOS imager.

Submitted by Divisão de Documentação/BC Biblioteca Central (ddbc@ufam.edu.br) on 2016-11-25T15:39:21Z No. of bitstreams: 1 Dissertação - Ewerton G. Oliveira.pdf: 6135162 bytes, checksum: 3a074865f59774e056e5a06dd0c49501 (MD5) / Approved for entry into archive by Divisão de Documentação/BC Biblioteca Central (ddbc@ufam.edu.br) on 2016-11-25T15:39:37Z (GMT) No. of bitstreams: 1 Dissertação - Ewerton G. Oliveira.pdf: 6135162 bytes, checksum: 3a074865f59774e056e5a06dd0c49501 (MD5) / Approved for entry into archive by Divisão de Documentação/BC Biblioteca Central (ddbc@ufam.edu.br) on 2016-11-25T15:39:56Z (GMT) No. of bitstreams: 1 Dissertação - Ewerton G. Oliveira.pdf: 6135162 bytes, checksum: 3a074865f59774e056e5a06dd0c49501 (MD5) / Made available in DSpace on 2016-11-25T15:39:56Z (GMT). No. of bitstreams: 1 Dissertação - Ewerton G. Oliveira.pdf: 6135162 bytes, checksum: 3a074865f59774e056e5a06dd0c49501 (MD5) Previous issue date: 2016-04-18 / This work presents a study on the behavior and effectiveness of different Fixed-Pattern Noise (FPN) reduction techniques applied to different pixel topologies operating in logarithmic mode. The purpose of such study is the establishment of a consistent way to perform fair cross comparison of the effectiveness of different FPN attenuation techniques applied to pixels with different topologies and designed in the same technological node, and thus establish judgment criteria for determining which topology will be most suitable for implementation of an image sensor operating in logarithimic mode. Investigations of the effectiveness of two similar FPN reduction techniques applied to four different pixel topologies were performed through Monte Carlo simulations. The analyses of results of output signal swing, total and residual FPN, signal-to-distortion ratio, power consumption and fill factor are able to demonstrate which pixel topologies yield better results in each of these criteria. Such results provide valuable data that allows a more concise decision on which pixel topology and FPN reduction technique to choose in the design of an imager array with wide dynamic range. / Este trabalho apresenta um estudo sobre o comportamento e eficácia de diferentes técnicas de redução de ruído de padrão fixo, do inglês fixed-pattern noise (FPN), aplicadas a diferentes topologias de pixel operando em modo logarítmico. A finalidade deste estudo é o estabelecimento de um meio consistente para realizar comparação cruzada imparcial da eficácia de diferentes técnicas de redução de FPN aplicadas a pixeis com diferentes topologias e projetados sob o mesmo rótulo tecnológico, e assim estabelecer critérios de julgamento que permitam determinar qual topologia será a mais adequada para implementação de um sensor de imagem operando em modo logarítmico. Investigações da eficácia de duas técnicas de redução de FPN similares aplicadas a quatro diferentes topologias de pixel foram realizadas através de simulações Monte Carlo. As análises dos resultados de excursão do sinal de saída, FPN total e residual, razão de distorção do sinal, consumo de energia e fator de preenchimento são capazes de demonstrar que topologias de pixel produzem melhores resultados em cada um destes critérios. Tais resultados proporcionam dados valiosos que permitem uma mais concisa decisão sobre qual topologia de pixel e técnica de redução de FPN escolher no projeto de um sensor de imagem com largo alcance dinâmico.

The resolution of CMOS image sensor is becoming higher and higher, while for identifying its performance, designers need to do a series of simulations, and this work consumes large CPU time in classical design environment. This thesis titled "Fast Scalable and Variability Aware CMOS Image Sensor Simulation Methodology" is dedicated to explore a new simulation methodology for improving the simulation capability. This simulation methodology is used to study the image sensor performance versus low level design parameter, such as transistor size and process variability. The simulation methodology achieves error less than 0.4% on 3T-APS architecture. The methodology is tested in various pixel architectures, and it is used in simulating image sensor with 15 million pixels, the simulation capability is improved 64 times and time consumption is reduced from days to minutes. The potential application includes simulating array-based circuit, such as memory circuit matrix simulation. / L’amélioration de la résolution de ces capteurs implique la nécessité pour les concepteurs de réaliser des séries de simulation de plus en plus longue dans le but de caractériser leurs performances, et ces simulations qui génèrent des résultats difficiles à analyser requièrent de très grandes ressources de calcul ainsi qu’une grande quantité de mémoire. Cette thèse intitulée "Méthode de simulation rapide de capteur d'image CMOS prenant en compte les paramètres d'extensibilité et de variabilité" explore une nouvelle méthodologie de simulation pour améliorer les capacités de traitement actuelles. La méthode qui a été développée est utilisée pour étudier et comparer les performances d’un capteur d’images avec les paramètres de bas niveau de conception de tels circuits ; par exemple la taille des transistors ainsi que la variabilité. La méthodologie obtient l'erreur de sortie moins de 0,4% sur le capteur d’image de style APS-3T. La méthode a été testée avec diverses architectures de pixel, et elle a permis de simuler un capteur d'image de 15 millions de pixels. La vitesse de simulation est améliorée 64 fois, passant de plusieurs jours à plusieurs minutes. La simulation des circuits présentant une structure en matrice comme les mémoires est une autre application potentielle de ce type de méthodologie.

Color image acquisition and image processing have become a key in modern data application. In order to provide high quality images, the field of accurate acquisition is most important in respect to all further processing steps. But a whole variety of current image sensors possess incorrect color rendition due to insufficient accuracy of optical sensor parameters. This is detrimental especially for color sensors, because in these cases specific color information will be incorrectly acquired. Further, traditional color correction methods do not use information on the specific sensor spectral sensitivity, thus losing substantial information for color correction. The problem is investigated by introducing an algorithmic correction method which is capable of correcting dysfunctional sensor properties. The correction method is based on an enhancement of the CIE color perception model. According to this, color perception is modelled as a special integral transformation, where the spectral sensitivities of the photo receptors represent the base functions of the transformation. It is shown that different sets of photo receptors show the same perception, when their spectral sensitivities are linear dependent. On the other hand, photo receptors with no linear dependency show different perception and there is no analytical transformation between them. Thus, a perfect color correction is only possible if photo sensor and human perception show a linear dependency. In case of dissentient sensor characteristics, the correction method of spectral reconstruction can determine an optimal solution using a least square error optimization. Applying sensors with more than three color channels, this correction method can show improved results due to a better approximation. For implementation of the color correction scheme, different sensor designs have been developed. Compared with currently dominating CCD (Charge Coupled Device) technology, a realisation of image sensors based on CMOS technology show a high potential. CMOS technology allow the integration of the sensor together with control and image processing on the same chip, thus enabling the design of sensor systems at low cost. But modern sub-100nm technologies show also substantial disadvantages, such as increased leakage currents. Special circuit designs have been developed to especially reduce the influence of leakage currents. For application of the color correction method, new multi-channel photo sensors using vertically stacked photo diodes have been developed. The work further shows different concepts of multi-channel sensors capable of high quality color rendition. This approach is demonstrated on several new CMOS sensor designs with examples, implemented in a 90nm Infineon technology.

Diese Arbeit befasst sich mit dem Entwurf eines asynchron arbeitenden, zeitbasierten CMOS–Bildsensors mit erhöhtem Dynamikbereich und Unterdrückung zeitlich redundanter Daten. Aufgrund immer kleinerer Strukturgrößen in modernen Prozessen zur Fertigung von Halbleitern und einer gleichzeitig physikalisch bedingt immer geringeren Skalierbarkeit konventioneller Bildsensoren wird es zunehmend möglich und praktikabel, Signalverarbeitungsansätze auf Pixelebene zu implementieren. Unter Berücksichtigung dieser Entwicklungen befasst sich die folgende Arbeit mit dem Entwurf eines neuartigen CMOS–Bildsensors mit nahezu vollständiger Unterdrückung zeitlich redundanter Daten auf Pixelebene. Jedes photosensitive Element in der Matrix arbeitet dabei vollkommen autonom. Es detektiert selbständig Änderungen in der Bestrahlung und gibt den Absolutwert nur beim Auftreten einer solchen Änderung mittels asynchroner Signalisierung nach außen. Darüber hinaus zeichnet sich der entwickelte Bildaufnehmer durch einen, gegenüber herkömmlichen Bildsensoren, deutlich erhöhten Dynamikbereich und eine niedrige Energieaufnahme aus, wodurch das Prinzip besonders für die Verwendung in Systemen für den mobilen Einsatz oder zur Durchführung von Überwachungsaufgaben geeignet ist. Die Realisierbarkeit des Konzepts wurde durch die erfolgreiche Implementierung eines entsprechenden Bildaufnehmers in einem Standard–CMOS–Prozess nachgewiesen. Durch die Größe des Designs von 304 x 240 Bildelementen, die den Umfang üblicher Prototypen-Realisierungen deutlich übersteigt, konnte speziell die Anwendbarkeit im Bereich größerer Sensorfelder gezeigt werden. Der Schaltkreis wurde erfolgreich getestet, wobei sowohl das Gesamtsystem als auch einzelne Schaltungsteile messtechnisch analysiert worden sind. Die nachgewiesene Bildqualität deckt sich dabei in guter Näherung mit den theoretischen Vorbetrachtungen.

Star trackers are essential instruments commonly used on satellites. They provide precise measurement of the orientation of a satellite and are part of the attitude control system. For cubesats star trackers need to be small, consume low power and preferably cheap to manufacture. In this thesis work the electronics for a miniature star tracker has been developed. A star detection algorithm has been implemented in hardware logic, tested and verified. A platform for continued work is presented and future improvements of the current implementation are discussed. / Stjärnkameror är vanligt förekommande instrument på satelliter. De tillhandahåller information om satellitens orientering med mycket hög precision och är en viktig del i satellitens reglersystem. För kubsatelliter måste dessa vara små, strömsnåla och helst billiga att tillverka. I detta examensarbete har elektroniken för en sådan stjärnkamera utvecklats. En algoritm som detekterar stjärnor har implementerats i hårdvara, testats och verifierats. En hårdvaruplattform som fortsatt arbete kan utgå ifrån har skapats och förslag på förbättringar diskuteras.

Les capteurs d'images CMOS ont connu au cours des six dernières années une réduction de la taille des pixels d'un facteur quatre. Néanmoins, cette miniaturisation se heurte à la diminution rapide du signal maximal de chaque pixel et à l'échange parasite entre pixels (diaphotie). C'est dans ce contexte qu'a été développé le Pixel à Tranchées Profondes Capacitives et Grille de Transfert verticale (pixel CDTI+VTG). Basé sur la structure d'un pixel « 4T », il intègre une isolation électrique par tranchées, une photodiode profonde plus volumineuse et une grille verticale permettant le stockage profond et le transfert des électrons. Des procédés de fabrication permettant cette intégration spécifique ont tout d'abord été développés. Parallèlement, une étude détaillée des transistors du pixel, également isolés par CDTI a été menée. Ces tranchées capacitives d'isolation actionnées en tant que grilles supplémentaires ouvrent de nombreuses applications pour un transistor multi-grille compatible avec un substrat massif. Un démonstrateur de 3MPixels intégrant des pixels d'une taille de 1.75*1.75 μm² a été réalisé dans une technologie CMOS 120 nm. Les performances de ce capteur ont pu être déterminées, en particulier en fonction de la tension appliquée aux CDTI. Un bas niveau de courant d'obscurité a tout particulièrement été obtenu grâce à la polarisation électrostatique des tranchées d'isolation / CMOS image sensors showed in the last few years a dramatic reduction of pixel pitch. However pitch shrinking is increasingly facing crosstalk and reduction of pixel signal, and new architectures are now needed to overcome those limitations. Our pixel with Capacitive Deep Trench Isolation and Vertical Transfer Gate (CDTI+VTG) has been developed in this context. Innovative integration of polysilicon-filled deep trenches allows high-quality pixel isolation, vertically extended photodiode and deep vertical transfer ability. First, specific process steps have been developed. In parallel, a thorough study of pixel MOS transistors has been carried out. We showed that capacitive trenches can be also operated as extra lateral gates, which opens promising applications for a multi-gate transistor compatible with CMOS-bulk technology. Finally, a 3MPixel demonstrator integrating 1.75*1.75 μm² pixels has been realized in a CMOS 120 nm technology. Pixel performances could be measured and exploited. In particular, a low dark current level could be obtained thanks to electrostatic effect of capacitive isolation trenches

Grâce à l'explosion du marché grand public des smartphones et tablettes, les capteurs d'image CMOS ont bénéficiés de développements technologiques majeurs leur permettant de rivaliser voir même de devancer les performances des capteurs CCD. En parallèle, dans les domaines de l'aérospatial ou de l'imagerie médicale, des capteurs CMOS ont également été développés pour des applications à fortes valeurs ajoutées avec des technologies reconnues pour leur robustesse en environnement ionisant. Le travail de cette thèse a pour but de réunir dans une même architecture de pixel les dernières avancées technologiques développées pour les capteurs grands publics avec une solution novatrice de durcissement aux rayonnements ionisants récemment développée chez STMicroelectronics. Pour la première fois, cette nouvelle architecture de pixel de 1,4µm de côté et éclairée par la face arrière intègre une photodiode pincée verticale à collection de trous, une chaine de lecture composée de transistors PMOS et des tranchées d'isolation profondes à passivation passive ou active. Ce type de pixel a été conçu à l'aide de simulations TCAD en trois dimensions qui ont permis d'optimiser l'intégration de procédés pour sa fabrication. Il a été caractérisé et comparé à un pixel équivalent de type N avant et après irradiation par rayonnement gamma. Le pixel développé au cours de cette thèse présente intrinsèquement un plus faible courant d'obscurité que son homologue de type N et une meilleure résistance aux radiations. La passivation active des tranchées d'isolation profondes permet d'atténuer fortement l'impact des dégradations habituellement observées au niveau des interfaces Si/SiO2 et s'avère donc prometteuse en environnement ionisant. Des mécanismes intrinsèquement différents de formation de pixels blancs sous irradiation ont été mis en évidence pour les pixels de type P et de type N. Enfin, les technologies de l'éclairement par la face arrière et de la photodiode verticale contribuent chacune à la bonne efficacité quantique du pixel ainsi qu'à sa capacité de stockage importante / Thanks to the growing smartphones and tablets consumer markets, CMOS image sensors have benefited from major technology developments and are able to rival with and even outperform CCD sensors. In parallel, for spatial and medical imaging applications, CMOS sensors have been developed using technologies recognized for their robustness in harsh ionizing environment. This Ph.D. thesis work aims at combining in one single pixel architecture the latest technology developments driven by consumer applications with a novel solution for radiation hardening recently developed at STMicroelectronics. For the first time, this innovative back-side illuminated pixel architecture integrates within a 1.4µm pitch a vertical pinned photodiode based on hole-collection, a PMOS readout chain and deep trench isolation with either passive or active interface passivation. This pixel has been developed using 3D-TCAD simulations allowing fast and efficient optimization of its fabrication process. Through a series of electro-optical characterizations, we have compared its performances to its N-type equivalent before and after irradiation with gamma rays. The pixel developed during this thesis exhibits intrinsically lower level of dark current than its N-type counterpart and improved radiation hardness. Active passivation of deep trench isolation greatly decreases the impact of degradations usually observed at Si/SiO2 interfaces and therefore shows very promising results in ionizing environment. Evidence of intrinsically different mechanisms of white pixel formation under irradiation for N-type and P-type pixels have been presented. Finally, back-side illumination technology and the vertical photodiode both contribute to the pixel’s high full well capacity and good quantum efficiency

Les capteurs d’images CMOS connaissent une croissance rapide vers des applications à fortes valeurs ajoutées. Certains marchés en devenir, comme les applications d’imagerie médicale,sont axés sur la tenue aux rayonnements ionisants. Des solutions de durcissement par dessin existent actuellement pour limiter les effets de ces dégradations. Cependant, ces dernières peuvent contraindre assez fortement certains paramètres du pixel. Dans ce contexte, cette thèse propose une solution novatrice de durcissement aux effets d’ionisation par les procédés.Elle suggère l’utilisation de pixels intégrant une photodiode pincée à collection de trous pour limiter la dégradation du courant d’obscurité : paramètre le plus sévèrement impacté lors d’irradiations ionisantes. Cette étude est donc premièrement centrée sur la modélisation et l’étude du courant d’obscurité sur des capteurs CMOS standards aussi bien avant qu’après irradiation. Ces dernières assimilées, un démonstrateur d’un capteur intégrant des pixels de1.4 μm à détection de trous est proposé et réalisé. Les résultats en courant d’obscurité, induit par la contribution des interfaces, montrent de belles perspectives avant irradiation. Ce capteur a d’ailleurs été utilisé pour effectuer une comparaison directe sous irradiation entre un capteur à détection de trous et d’électrons à design identique. Ces essais montrent une réduction significative du courant d’obscurité aux fortes doses. Des voies d’amélioration sont proposées pour améliorer l’efficacité quantique du capteur, principal point à optimiser pour des applications aussi bien grand public que médicales. / CMOS image sensors are rapidly gaining momentum in high end applications. Some emerging markets like medical imaging applications are focused on hardening against ionizing radiation. Design solutions currently exist to mitigate the effects of these degradations. However, they may introduce additional limitations on pixel performances. In this context, this thesis proposes an innovative solution of hardening by process against ionization effects. It suggests using hole pinned photodiode pixels to mitigate the dark current degradation: one of the most severely impacted parameter during ionizing radiation. This study is first focused on the modeling and understanding of dark current variation on standard CMOS sensors before and after irradiation. Next, a sensor integrating hole-based 1.4 micron pixels is proposed and demonstrated. Dark current performances induced by interfaces contribution are promising before irradiation. A direct comparison under irradiation between hole and electron based sensors with similar design has been carried out. These experiments show a significant reduction in dark current at high doses. Ways of improvement are proposed to enhance the quantum efficiency of this sensor, the main area for improvement as well consumer as medical applications.

Ce travail porte sur la conception, la fabrication et la caractérisation de lentilles planaires nano-structurées dédiées aux capteurs d’images CMOS dans le proche-infrarouge. L’étude des applications et des systèmes d’imagerie optronique mis en jeu ont mis en évidence l’intérêt de l’utilisation des capteurs d’images CMOS dans la bande 800-1100 nm. Les inconvénients liés au silicium et à la structure du pixel justifient l’intégration de lentilles planaires nano-structurées compatibles avec le procédé de fabrication CMOS : une lentille plasmonique, une lentille diffractive métallique dite de Huygens, une lentille diélectrique dite de phase de Fresnel et une lentille à gradient d’indice effectif. Les simulationsélectromagnétiques 2D d’un pixel CMOS complet avec chaque lentille planaire ont démontré l’intérêt de la lentille métallique dans un pixel à faible facteur de remplissage et de la lentille de phase de Fresnel pour un pixel standard. Les simulations électromagnétiques 3D ont permis la conception de ces deux dernières lentilles pour leur fabrication tandis que la lentille à gradient d’indice effectif, susceptible d’approcher le profil de phase idéal, a montré son potentiel pour les pixels CMOS. La caractérisation électro-optique a mis en évidence la performance expérimentale de la lentille de phase de Fresnel fabriquée en "post-process" au LPN-CNRS et de la lentille de Huygens fabriquée "in-process" en fonderie CMOS. Les nombreuses perspectives de ce travail liés à la fabrication et à la marge de progression des lentilles ont été explorées. / This work deals with the design, fabrication and characterization of nanostructuredplanar lenses dedicated to near infrared detection for CMOS image sensors.Applications and optronic systems involved in near infrared imaging have been investigatedin order to highlight the strong interest of CMOS images sensors for the 800-1100 nmspectral band. Limitations of silicon and pixel structure explain the integration of nanostructuredplanar lenses compatible with CMOS fabrication process : a plasmonic lens, a dielectricphase-Fresnel lens, a metallic Huygens lens and a gradient-index lens. 2D electromagneticsimulations of a CMOS pixel with each planar lens have demonstrated the good performanceof the Huygens lens for low fill factor pixels and the phase-Fresnel lens for standard pixels.3D simulations of these lenses have been performed for their integration and fabrication inCMOS image sensors. The 3D design by numerical simulations of a gradient-index lens hasshown its potential interest for CMOS pixels. The experimental performance of a dielectriclens "post-process" integrated/fabricated at LPN-CNRS and a metallic lens "in-process" by aCMOS foundy have been evaluated by electro-optical characterization. Several perspectivesof this work about lens fabrication and potential for improvement have been explored.