Com a crescente demanda por produtos eletrônicos de consumo de alta complexidade, o mercado necessita de um rápido ciclo de desenvolvimento de produto com baixo custo. O projeto de equipamentos eletrônicos baseado no uso de núcleos de propriedade intelectual ("IP cores") proporciona flexibilidade e velocidade de desenvolvimento dos chamados "sistemas num chip". Entretanto, os custos do teste destes sistemas podem alcançar um percentual significativo do valor total de produção, principalmente no caso de sistemas contendo "IP cores" analógicos ou "mixed-signal". Técnicas de teste embarcado (BIST e DFT) para circuitos analógicos, embora potencialmente capazes de minimizar o problema, apresentam limitações que restringem seu emprego a casos específicos. Algumas técnicas são dependentes do circuito, necessitando reconfiguração do circuito sob teste, e não são, em geral, utilizáveis em RF. No ambiente de "sistemas num chip", como recursos de processamento e memória estão disponíveis, eles poderiam ser utilizados durante o teste. No entanto, a sobrecarga de adicionar conversores AD e DA pode ser muito onerosa para a maior parte dos sistemas, e o roteamento analógico dos sinais pode não ser possível, além de poder introduzir distorção do sinal. Neste trabalho um digitalizador simples e de baixo custo é usado ao invés de um conversor AD para possibilitar a implementação de estratégias de teste no ambiente de "sistemas num chip". Graças ao baixo acréscimo de área analógica do conversor, múltiplos pontos de teste podem ser usados. Graças ao desempenho do conversor, é possível observar características dos sinais analógicos presentes nos "IP cores", incluindo a faixa de freqüências de RF usada em transceptores para comunicações sem fio. O digitalizador foi utilizado com sucesso no teste de circuitos analógicos de baixa freqüência e de RF. Como o teste é baseado no domínio freqüência, características nãolineares como produtos de intermodulação podem também ser avaliadas. Especificamente, resultados práticos com protótipos foram obtidos para filtros de banda base e para um mixer a 100MHz. A aplicação do conversor para avaliação da figura de ruído também foi abordada, e resultados experimentais utilizando amplificadores operacionais convencionais foram obtidos para freqüências na faixa de áudio. O método proposto é capaz de melhorar a testabilidade de projetos que utilizam circuitos de sinais mistos, sendo adequado ao uso no ambiente de "sistemas num chip" usado em muitos produtos atualmente. / With the ever increasing demands for high complexity consumer electronic products, market pressures demand faster product development and lower cost. SoCbased design can provide the required design flexibility and speed by allowing the use of IP cores. However, testing costs in the SoC environment can reach a substantial percent of the total production cost. Analog testing costs may dominate the total test cost, as testing of analog circuits usually require functional verification of the circuit and special testing procedures. For RF analog circuits commonly used in wireless applications, testing is further complicated because of the high frequencies involved. In summary, reducing analog test cost is of major importance in the electronic industry today. BIST techniques for analog circuits, though potentially able to solve the analog test cost problem, have some limitations. Some techniques are circuit dependent, requiring reconfiguration of the circuit being tested, and are generally not usable in RF circuits. In the SoC environment, as processing and memory resources are available, they could be used in the test. However, the overhead for adding additional AD and DA converters may be too costly for most systems, and analog routing of signals may not be feasible and may introduce signal distortion. In this work a simple and low cost digitizer is used instead of an ADC in order to enable analog testing strategies to be implemented in a SoC environment. Thanks to the low analog area overhead of the converter, multiple analog test points can be observed and specific analog test strategies can be enabled. As the digitizer is always connected to the analog test point, it is not necessary to include muxes and switches that would degrade the signal path. For RF analog circuits, this is specially useful, as the circuit impedance is fixed and the influence of the digitizer can be accounted for in the design phase. Thanks to the simplicity of the converter, it is able to reach higher frequencies, and enables the implementation of low cost RF test strategies. The digitizer has been applied successfully in the testing of both low frequency and RF analog circuits. Also, as testing is based on frequency-domain characteristics, nonlinear characteristics like intermodulation products can also be evaluated. Specifically, practical results were obtained for prototyped base band filters and a 100MHz mixer. The application of the converter for noise figure evaluation was also addressed, and experimental results for low frequency amplifiers using conventional opamps were obtained. The proposed method is able to enhance the testability of current mixed-signal designs, being suitable for the SoC environment used in many industrial products nowadays.

O crescente avanço nas mais diversas áreas da eletrônica, desde instrumentação em baixa freqüência até telecomunicações operando em freqüências muito elevadas, e a necessidade de soluções baratas em curto espaço de tempo que acompanhem a demanda de mercado, torna a procura por circuitos programáveis, tanto digitais como analógicos, um ponto comum em diversas pesquisas. Os dispositivos digitais programáveis, que têm como grande representante os Field Programmable Gate Arrays (FPGAs), vêm apresentando um elevado e contínuo crescimento em termos de complexidade, desempenho e número de transistores integrados, já há várias décadas. O desenvolvimento de dispositivos analógicos programáveis (Field Programmable Analog Arrays – FPAAs), entretanto, esbarra em dois pontos fundamentais que tornam sua evolução um tanto latente: a estreita largura de banda alcançada, conseqüência da necessidade de um grande número de chaves de programação e reconfiguração, e a elevada área consumida por componentes analógicos como resistores e capacitores, quando integrados em processos VLSI Este trabalho apresenta uma proposta para aumentar a faixa de freqüências das aplicações passíveis de serem utilizadas tanto em FPAAs comerciais quanto em outros FPAAs, através da utilização de uma interface de translação e seleção de sinais, mantendo características de programabilidade do FPAA em questão, sem aumentar em muito sua potência consumida. A proposta, a simulação e a implementação da interface são apresentadas ao longo desta dissertação. Resultados de simulação e resultados práticos obtidos comprovam a eficácia da proposta. / The increasing advance in several areas of electronics, from low frequency instrumentation to telecommunications operating in very high frequencies, and the necessity of low cost solutions in a short space of time, following the demand of the market, makes the search for digital and analog programmable circuits a common point in many researches. Digital programmable devices, which have as a great representant Field Programmable Gate Arrays (FPGAs) devices, have shown a high and continuous increase in terms of complexity, performance and number of integrated transistors for many decades. The development of analog programmable devices (Field Programmable Analog Arrays – FPAAs), however, stops in two fundamental points that make their evolution slow: the narrow bandwidth reached, consequence of the necessity of a great number of programming and configuration switches, and the huge area occupied for analog components as resistors and capacitors, when integrated in a VLSI process. This work presents a proposal to increase the frequency range of the applications that can be used also with commercials FPAAs and others FPAAs, through the use of an interface to translate and select signals, keeping the programmability characteristics of the FPAA, without increasing so much the dissipated power. The proposal, simulation and implementation of the interface are presented in this dissertation. The simulations and practical results obtained show the proposal efficiency.

Atualmente, os sistemas eletrônicos integrados seguem o paradigma do projeto baseado em núcleos de hardware. Além de núcleos digitais, tais sistemas podem incluir núcleos analógicos, que, neste caso, dominam os requisitos de teste, como tempo de teste e número adicional de pinos. Consequentemente, há um aumento do custo total de manufatura do dispositivo. O presente trabalho propõe o uso de técnicas de autoteste integrado (BIST) analógico, baseado no reuso de núcleos digitais presentes no mesmo sistema, com objetivo de reduzir os custos relativos ao teste do sistema. Além disso, uma estratégia satisfatória requer um adequado planejamento de teste, de forma a melhor explorar as possibilidades de teste simultâneo de mais de um núcleo e o escalonamento do teste de cada um destes, diminuindo custos associados ao teste. Adaptando uma ferramenta computacional voltada ao planejamento de sistemas compostos exclusivamente de núcleos digitais para o universo dos sistemas mistos e considerando a possibilidade do uso de BIST, pode-se avaliar o impacto da estratégia proposta em termos de tempo de teste, acréscimo de área em virtude das estruturas de teste e pinos extras. Restrições de dissipação de potência também são consideradas. Para validação das hipóteses levantadas, sistemas mistos foram descritos a partir de benchmarks industriais e acadêmicos puramente digitais, através da inclusão de núcleos analógicos. Os resultados obtidos através de simulações com a ferramenta apontam para uma redução no tempo de teste e otimização de custos de pinos e área, além da redução no custo de equipamentos automatizados de teste (ATE), para o caso de teste de produção. Com isso, uma redução no custo total do procedimento de teste de tais sistemas pode ser alcançada. / Currently, integrated electronic systems follow the core-based design paradigm. Such systems include not only digital circuits as internal blocks, but also analog circuits, which dominate test resources, such as testing time, extra pins and overhead area, thus increasing the total manufacture cost of these devices. The present work proposes the application of analog Built-in Self Test (BIST) techniques based on the reuse of available digital cores within the same integrated system, aiming to reduce the test costs of the analog cores. Moreover, a satisfactory strategy requires an adequate test planning, so that the design space is better explored. By adapting a software tool, which was originally designed for test planning of exclusively digital SOC, to consider analog cores, as well as the possibility of BIST, one can evaluate the impact of the proposed strategy in terms of test application time, area overhead due to test structures added and extra pins. Power dissipation restrictions may also be taken into account. In order to validate the hypotheses considered, mixed-signal systems are described from digital industrial and academic benchmarks, just adding analog cores. Through simulation with the adapted tool, the obtained results point to a decrease in the system test time, as well as a reduction in the cost of Automatic Test Equipment (ATE), in case of a production test. Thus, a reduction in the overall cost of the test procedure for such devices can be achieved.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, Programa de Pós-graduação em Engenharia Elétrica, 2015. / Submitted by Fernanda Percia França (fernandafranca@bce.unb.br) on 2015-12-15T16:02:30Z No. of bitstreams: 1 2015_YuriCesarRosadeToledo.pdf: 6155328 bytes, checksum: 3210a42c4e0be7b53fc6874fc8293d47 (MD5) / Approved for entry into archive by Marília Freitas(marilia@bce.unb.br) on 2016-05-04T12:54:49Z (GMT) No. of bitstreams: 1 2015_YuriCesarRosadeToledo.pdf: 6155328 bytes, checksum: 3210a42c4e0be7b53fc6874fc8293d47 (MD5) / Made available in DSpace on 2016-05-04T12:54:49Z (GMT). No. of bitstreams: 1 2015_YuriCesarRosadeToledo.pdf: 6155328 bytes, checksum: 3210a42c4e0be7b53fc6874fc8293d47 (MD5) / The objective of this work is the development and design of a new architecture for the ADC Difference Module Converter (CMD). The proposed converter CMD is characterized by being asynchronous without oversample and with only one cycle for conversion. Its topology doesn´t presents feedback, does not use capacitors nor resistors, does not use Sample-and-hold circuit (S / H) and has only one reference to conversion. The project was developed in current mode, which not use Op-amp in the circuit for the conversion. And the project also has a digital circuit with only one XNOR gate per bit. We can highlight that each bit is simultaneously converted by a continuous process and that your conversion code is stable, i.e., varying only one bit between adjacent digital words. / O objetivo deste trabalho é o desenvolvimento e projeto de uma nova arquitetura para ADC o Conversor do Módulo da Diferença (CMD). O Conversor CMD proposto se caracteriza por ser assíncrono, sem oversample e com apenas um ciclo para conversão. Sua topologia não apresenta realimentação, não utiliza capacitores nem resistores, não utiliza circuito de Sample-and-Hold (S/H) e possui apenas uma referência para conversão. O projeto foi desenvolvido em modo corrente, o que permitiu não utilizar Amp-Op no circuito destinado à conversão. E o projeto também possui um circuito digital com apenas uma porta XNOR por bit. Podemos destacar que os bit são convertidos simultaneamente por um processo contínuo e que seu código de conversão é estável por variar apenas um bit entre palavras digitais adjacentes.

No intervalo de valores de frequência de poucos kHz até 1 MHz, nomeado às vezes como região de dispersão ?, as estruturas das células são o principal determinante da impedância do tecido. Esse é o fundamento básico da Espectroscopia da Bioimpedância Elétrica - EBE, a qual tem importância significativa como ferramenta de diagnóstico do câncer de colo no útero - CCU. A EBE consiste na medição de impedância elétrica do tecido cervical para diferentes valores de frequência. A diferença do comportamento no valor da impedância na frequência entre o tecido normal e o cancerígeno é usada para detectar o nível de neoplasia. Um bloco importante do Sistema EBE é o bloco gerador de sinal, o qual está composto principalmente de: a) Oscilador Controlado Numericamente - NCO, b) Conversor Digital - Analógico - DAC e c) Fonte de Corrente Controlada por Tensão - VCCS. O Objetivo do presente trabalho foi o projeto dos blocos principais do Gerador de Sinal para aplicação da Espectroscopia da Bioimpedância Elétrica na Detecção do Câncer no colo do Útero. O Gerador de Sinal é composto de: Oscilador Controlado Numericamente baseado no algoritmo de CORDIC, Conversor Digital - Analógico de 10 bits e Fonte de Corrente Controlada por Tensão. É apresentado o projeto do Oscilador Controlado Numericamente (NCO) de 10 bits baseado na arquitetura iterativa do CORDIC e otimizado em termos da área. O NCO foi implementado na Tecnologia CMOS do Processo da TSMC 180 nm por meio do FREE MINI@SIC IMEC-TSMC 2015. As especificações do projeto foram obtidas dos requerimentos da aplicação da Espectroscopia da Bioimpedância Elétrica - EBE na detecção do Câncer no Colo do Útero - CCU. A arquitetura proposta é composta fundamentalmente de: seletor de frequência de 5 bits, gerador do valor angular, bloco de pré-rotação, unidade aritmética do CORDIC, Unidade de Controle e tabela de busca da referência para arco-tangente. A área do núcleo para este componente foi de 133µmx133µm, ou seja, 0,017689 mm². Foi configurado para gerar 32 valores de frequência de sinais sinusoidais no intervalo de valores de frequência de 100 Hz até 1 MHz com um erro máximo de 0,00623% entre os valores de frequência obtidos da simulação e os resultados experimentais. O Conversor Digital - Analógico foi projetado no nível do esquemático numa arquitetura Current-Steering Segmentada 6-4 com valores de DNL<0,1 LSB e INL<0,2 LSB obtidos na análise de corners. O circuito VCCS foi projetado, simulado e fabricado em Tecnologia CMOS da TSMC 130 nm com polarização de 1,3 V. A Fonte de Corrente de Howland proposta foi baseada no amplificador operacional auto polarizado complementar de cascode dobrado (SB-CFC). De acordo com os requerimentos do padrão internacional IEC:60601-1 o valor pico da corrente sinusoidal foi ajustado em 10 µA. De acordo com aplicação da EBE para a CCD, as especificações do SB-CFC-AO foram calculadas para obter uma corrente sinusoidal na faixa de frequência de 100 Hz até 1 MHz com impedância de saída maior do que 1 MOhm a 1 MHz de frequência. Foram executadas simulações post-layout e os principais resultados foram: 10±0,0035 µA para a amplitude na corrente de saída na faixa de frequência especificada com 5 kOhm de resistência de carga, valores de impedância de saída maiores do 1,6 MOhm a 1 MHz; variações na amplitude da corrente de saída menores do que 0,4% para impedância de carga de 10 Ohm até 5 kOhm. O resultado experimental em termos de não-linearidade apresentou o máximo de 2% da plena escala. De acordo com os resultados obtidos, o desempenho do VCCS é adequado para aplicações da EBE na CCD. / In the frequency range of a few kHz to 1 MHz, sometimes referred to as the ? dispersion region, cell structures are the main determinant of tissue impedance. That is a basic fundamental of Electrical Bio-Impedance Spectroscopy - EBS, which has a significant importance as a diagnostic tool for Cervical Cancer Detection - CCD. EBS consists in the measurements of Electrical Impedance of cervical tissue at different values of frequency. The difference of behavior of impedance value in the frequency of normal tissue and cancerous tissue is used to detect the level of neoplasia. An important block of EBS System is the block signal generator, which is mainly composed of: a) Numerically Controlled Oscillator - NCO, b) Digital to Analog Converter - DAC and c) Voltage Controlled Current Source - VCCS. The aims of this work was to design the main blocks of a Signal Generator for Electrical Bio-Impedance Spectroscopy applied to Cervical Cancer Detection. The signal generator is composed by: CORDIC-Based Numerically Controlled Oscillator, 10-bits Digital-to-Analog Converter and Voltage Controlled Current Source - VCCS. A 10-bit Numerically Controlled Oscillator (NCO) based on the iterative architecture of COordinate Rotation DIgital Computer (CORDIC) optimized in terms of area is presented. The NCO was implemented in a TSMC CMOS 180 nm technology process on the FREE MINI@SIC IMEC-TSMC. The design specifications were obtained from the requirements for application of Electrical Bio-Impedance Spectroscopy (EBS) to Cervical Cancer Detection (CCD). The proposed architecture is basically composed by: 5-bit frequency selector, angle generator, pre-rotator block, CORDIC Arithmetic Unit, Control Unit and lookup table for arctangent reference. The area of this IC for the CORE circuit was 133µm X 133µm, i.e. 0,017689 mm². It was configured in order to generate 32 different frequencies for output sinusoidal signals in the frequency range of 100Hz up to 1MHz with maximum error of 0,00623% in frequency values obtained of comparison of theoretical and experimental results. The 10 bits DAC was implemented in a 6-to-4 Current Steering Segmented architecture with DNL<0,1 LSB and INL<0,2LSB obtained from corners analysis. The circuit VCCS was designed, simulated and fabricated in TSMC 130 nm CMOS technology at 1.3V power supply. The proposed Howland Current Source is based on Self-Biased Complementary Folded Cascode (SB-CFC) Operational Amplifier (OA). Complying with the requirements for medical electrical equipment of international standard ABNT-NBR-IEC-60601-1 the sinusoidal current peak amplitude was settled at 10 µA. In accordance with the requirements of the EBS for CCD, the specifications for the SB-CFC-OA were calculated to meet the 100 Hz to 1 MHz frequency range for the sinusoidal output current and the output impedance higher than 1 MOhm at 1 MHz frequency. Post-layout simulations were run and the main results were: 10 ± 0.0335 µA for the output current peak amplitude over the specified frequency range and with 5 kOhm load impedance; values above 1.6 MOhm output impedance @ 1 MHz; nominal current amplitude variations lower than 0.4% for load impedances in the range of 10 Ohm up to 5 kOhm. And the experimental result for maximum non-linearity was 2% of full scale. From these results, the performance of the VCCS is adequate for EBS-CCD applications.

Orientador: Nobuo Oki / Banca: Carlos Roberto Minussi / Banca: Suely Cunha Amaro Mantovani / Banca: Alberto Martins Jorge / Banca: Marcelo Arturo Jara Perez / Resumo: Neste trabalho, apresenta-se o desenvolvimento de redes de base radial em tecnologia CMOS. Para tanto, dois circuitos unidimensionais, denominados RBF1 e RBF2, são propostos. Sua funcionalidade é demonstrada por meio de simulações SPICE e também pela sua implementação prática com a utilização de conjuntos de MOSFETs presentes em circuitos integrados comerciais. Demonstra-se também o desenvolvimento dos circuitos para o caso multidimensional, com o uso de simulações SPICE e a implementação de um circuito RBF1 bidimensional. Além disso, são apresentadas versões dos circuitos RBF1 e RBF2 para tecnologia BiCMOS. Os circuitos propostos são utilizados no projeto de redes de base radial bidimensionais em processo CMOS AMS 0.35 μm. No intuito de testar sua funcionalidade, as redes foram simuladas para algumas aplicações, apresentando bons resultados. A questão da quantização no armazenamento dos parâmetros das redes de base radial e da sua influência na aproximação de funções também é tratada na tese. Foram realizadas várias simulações com diferentes níveis de quantização para algumas tarefas de aproximação de funções. Os resultados obtidos mostram que, mesmo com uma quantização severa, as redes apresentam a capacidade de aproximação de funções, porém de maneira limitada, ou seja, o erro obtido aumenta para um número menor de níveis de quantização. A quantização dos parâmetros diminui o tamanho da memória e a complexidade necessária para armazenar os parâmetros das redes, permitindo a implementação de circuitos compactos e adequados para aplicações de baixo consumo de potência. / Abstract: In this work, we present the development of radial basis function circuits in CMOS technology. Two one-dimensional circuits, namely RBF1 and RBF2, are proposed for radial basis function realization, and their functionality is demonstrated by SPICE simulations and by their implementation with commercial MOSFET array integrated circuits. Multidimensional capability is demonstrated by the implementation of a bidimensional RBF1 circuit and by SPICE simulation results. In addition, BiCMOS versions are also presented for RBF1 and RBF2. The proposed cells are used in the design of bidimensional radial basis function neural networks in AMS 0.35μm CMOS process. In order to test their functionality, the networks were simulated for some applications with good results achieved. The issue of parameter quantization and its influence on the network function approximation capability is also dealt with in this dissertation. We carried out several simulations with different levels of quantization. The results obtained show that the network presents a capability of learning functions, even with a severe parameter quantization. As expected, the error increases for less bits of quantization. Nevertheless, the parameter quantization decreases the memory size and complexity necessary for network parameter storage, allowing the implementation of compact circuits and being adequate for low power applications. / Doutor

Neste trabalho é apresentado o estudo teórico-experimental a respeito das propriedades piezoresistivas de dois tipos de materiais com estrutura amorfa. O primeiro material estudado é o carbono semelhante ao diamante e o segundo é o óxido de estanho dopado com índio. O estudo compreende o levantamento bibliográfico sobre os materiais, projeto teórico e prático de estruturas individuais de testes e piezoresistores configurados em ponte completa, além da realização das caracterizações elétricas, mecânicas e térmicas de acordo com um arranjo experimental proposto. As caracterizações experimentais foram implementadas usando a técnica de flexão de uma viga engastada e a teoria das pequenas deflexões. Os diferentes materiais caracterizados e analisados apresentaram o efeito piezoresistivo e um sinal de sensibilidade mecânica condizente com as características esperadas para estes filmes. Ambos os filmes respondem as variações da temperatura de forma linear e apresentam uma direção de dependência com a temperatura. Os filmes de carbono amorfo hidrogenado livre de dopantes apresentam curvas de corrente e tensão características indicando um mecânismo de condução elétrica complexo devido a sua diversidade de microestruturas e relacionado aos parâmetros de processos de deposição. Os filmes com nitrogênio são mais estáveis termicamente com coeficientes da ordem de - 4900 ppm/ºC. Os resultados encontrados indicam a existência de dois tipos de portadores de cargas responsáveis pela mobilidade média, resistividade e efeito piezoresistivo. Os filmes de óxido de estanho dopado com índio livre e com 5 % e 10 % de oxigênio no plasma apresentam características de diminuição da resistência elétrica com o esforço mecânico e exibem efeitos de piezoresistividade na faixa de - 12 a - 23. Amostras destes filmes com oxigênio apresentaram um fator de sensibilidade mecânica muito baixa e são menos estáveis termicamente que as amostras livres de oxigênio. Os filmes estudados podem ser usados em aplicações envolvendo extensiometria ou mesmo em sensores de pressão piezoresistivos após adequação do processo de deposição e de recozimentos térmicos. / This tesis presents the piezoresistivity theoretical and experimental study for two materials with amorphous structure. The first material is the Diamond Like Carbon and the other is the Indium Tin Oxide. The work includes the bibliographic study, theoretical and practical design of structures for testing individual and piezoresistors configured in bridge, in addition to the completion of the characterizations electrical, mechanical and thermal according to a proposed experimental arrangement. The experimental characterizations have been implemented using the technique of cantilever and the theory of small deflections. The different materials analyzed showed the piezoresistive effect with some order of magnitude and a sign of sensitivity to mechanical stress of tension consistent with the characteristics expected for these types of films. Both films respond to changes in temperature in a very linear and have a direction of dependency with the temperature according to the literature. The films of free doping have curves of current and voltage characteristics for this type of material indicating a mechanism of electric conduction very complex because of its diversity of microstructures and processes related to the parameters of the deposition and films with nitrogen are more thermally stable with coefficients of order of - 4900 ppm/ºC. The results indicate the existence of two types of charge carriers responsible for the average mobility and hence the resistivity and the piezoresistive effect. The films of indium tin oxide free and with some oxygen content in plasma presents characteristics of decreased electrical resistance to mechanical stress and exhibit effects of piezoresistive in the range of - 12 to - 23. Samples of these films with oxygen showed a factor of very low mechanical sensitivity and are less stables to thermal effect the samples free of oxygen. The films studied can be used in certain applications such strain gauges or even in piezoresistive pressure sensors, after adequate process of deposition and thermal annealing.

Os antigos e já bem desenvolvidos dispositivos para tratamentos e/ou análise de amostras têm sido grandemente estudados para novas adaptações, devido à importância de se construir sistemas miniaturizados. A obtenção destes sistemas miniaturizados baseia-se não apenas na construção ou metodologia, mas pode depender de modificação superficial para melhoria de desempenho ou diferenciação de aplicações. A modificação de superfície com filmes finos obtidos por plasma é bem conhecida na Microeletrônica. Assim, este trabalho teve como objetivo avaliar a possibilidade do uso da modificação superficial pela produção de filmes finos a partir da polimerização por plasma de Tetraetilortossilicato, TEOS - para fabricação de estruturas miniaturizadas, principalmente para retenção e/ou pré-concentração, em pré-tratamento de amostras ou mesmo para proteção de sistemas de detecção. A metodologia utilizada correspondeu a testes destes filmes em canais ou membranas seletivas. Quanto aos canais utilizou-se geometria planar e/ou tridimensional; as membranas foram testadas em geometria planar. Microcanais tridimensionais, usados tanto em fase gasosa como líquida, foram testados para determinação de retenção/pré-concentração de compostos orgânicos voláteis. Para testes de retenção de compostos inorgânicos em fase líquida (água como solvente) utilizaram-se não só microcanais, tridimensionais ou planares, como também membranas. Proteção de sistemas de detecção exigiu o uso de geometria plana. Quanto ao filme a base de TEOS, este foi testado imediatamente após a deposição, após envelhecimento por no mínimo seis meses ou após exposição a condições adversas como a que levam à hidrólise de radicais orgânicos presentes no filme, ou mesmo após hidrofobização da superfície, por exposição à Hexametildissilazana, HMDS. A construção de dispositivos, com canal planar ou tridimensional, permitiu o desenvolvimento de diferentes sistemas de tratamento, e respectivos métodos de análise, para separação, retenção e pré-concentração de amostras. Os resultados obtidos demonstraram que um dispositivo com canal tridimensional, tratado pela deposição a base de TEOS e posterior hidrólise do filme, permite a retenção de íons e formação de clusters de cobre, em fase líquida. Do mesmo modo, permite a separação de compostos orgânicos em pequena concentração e retenção de compostos polares, em fase gasosa. Para dispositivo planar foi observada a separação de íons através de estrutura plana, similar às utilizadas em eletrocromatografia. Os estudos processados permitiram propor pequenos dispositivos, de baixo custo e fabricação simples, que podem ser facilmente implantados na área de análises. Assim, o canal tridimensional testado tem comportamento semelhante ao de uma pré-coluna. Como é de simples construção e sua entrada e saída possui similaridades com uma pré-coluna comercial, a instalação desta pré-coluna em um cromatógrafo miniaturizado requererá poucas etapas. Essa nova pré-coluna também apresentaria grandes vantagens se fosse adicionada imediatamente antes de detectores não específicos, tais como os usados no nariz eletrônico. Pela diminuição de compostos presentes na mistura, as dificuldades de análise dos resultados igualmente decresce, pela maior facilidade de criação de padrões. / The long-established and well-known devices for sample pretreatment and/or analysis have been widely studied to new adaptations due to the miniaturization trend. The production of these miniaturized systems requires not only new approach on manufacturing and methodology but also depends on surface modification for performance improvement or new applications development. Surface modification using plasma-produced thin films is well established in Microelectronics. Therefore, the aim was to evaluate the use of Plasma polymerized Tetraethylorthosilicate surface modification on manufacturing of miniaturized structures. The main use of such a modification is on devices for sample pretreatment - retention, pre-concentration, or even for protecting detection system surface. The methodology carried out tested these thin films in channels and selective membranes. Whereas channels used three-dimensional and planar geometries, membranes were tested only with planar geometries. Three-dimensional microchannels, used in gaseous or liquid phase, were tested for retention/preconcentration of volatile organic compounds (VOCs). Retention of inorganic compounds in aqueous liquid phase was tested using not only three-dimensional and planar microchannels but also membranes. Protection of detection systems required planar geometry. TEOS thin film was tested after: deposition, ageing for several months; exposition to severe environmental conditions that leads to hydrolysis of organic radicals present in the film; surface hydrophobization due to hexamethyldisilazane, HMDS, exposure. Manufacturing of miniaturized three-dimensional and planar devices leads to some solutions on sample pretreatment and respective analysis methodology. These devices can be used for separation, retention and pre-concentration. The results pointed out that a threedimensional microchannel with plasma deposited TEOS film previously hydrolyzed allows ion retention and clusters formation in a copper aqueous solution. Furthermore, in gaseous phase, VOCs in small concentration can be separated whereas polar compounds can be retained. Planar device allows separation of inorganic ions in a structure similar to the ones used in electrochromatography. Small and low-cost devices are thus here provided, which can easily be machined and are very useful in the chemical analysis field. The three-dimensional microchannel presented behavior similar to the one of a chromatographic pre-column. This microchannel can also be easily adapted to a miniaturized chromatograph. Other possible use is in sample pretreatment, coupled ahead of non-specific detectors, such as electronic noise arrays, since it can decrease the numbers of compounds to be detected and, consequently, reduce drawbacks concerning results analysis.

Orientador: Norian Marranghello / Banca: Nobuo Oki / Banca: Wang Jiang Chau / Resumo: O objetivo deste trabalho é o desenvolvimento de uma arquitetura reconfigurável estaticamente, de um elemento de processamento (MPH) para o ambiente de simulação de circuitos ABACUS. Este elemento de processamento consiste de um conjunto de unidades funcionais que podem ser relacionadas por meio de algumas palavras de controle armazenadas na ROM, e cuja interconexão pode ser alterada para que o hardware de processamento se adapte ao modelo do elemento de circuito a ser simulado. O projeto foi descrito em linguagem VHDL e simulado com o auxílio do software QUARTUS II. / Abstract: The aim of this work is the development of a statically reconfigurable architecture, of a processing element (MPH) for the ABACUS circuit simulation environment. This processing element consists of a set of functional units that can be related by means of some control words stored in the ROM, and whose interconnection can be modified so that the processing hardware be adapted to the model of the circuit element to be simulated. The project was described in VHDL, and simulated with the aid of Quartus II software. / Mestre

Made available in DSpace on 2014-12-17T14:55:34Z (GMT). No. of bitstreams: 1 MariaRMLA_da_capa_ate_pag_35.pdf: 6138605 bytes, checksum: 7f71c70a867f399ca2d557dfd94faa99 (MD5) Previous issue date: 1985-04-11 / Abstract / A an?lise de linhas de fitas n?o-homog?neas com camadas diel?tricas anisotr?picas uniaxiais ? desenvolvida para uma formula??o quase-est?tica. Consideram-se o m?todo da equa??o integral, o m?todo do mapeamento e o m?todo da permissividade efetiva equivalente. O primeiro m?todo ? o mais geral, permitindo a an?lise diretamente das estruturas dadas. Nos outros dois m?todos, as estruturas dadas s?o transformadas em estruturas equivalentes com substratos isotr?picos. Curvas de imped?ncias caracter?sticas, velocidades de fase e permissividades efetivas s?o apresentadas para linhas de microfita: (a) invertidas, (b) suspensas, e (c) com camada superposta (com overlay). O efeito da espessura finita da fita condutora em linha de microfita convencional sobre substratos anisotr?picos ? tamb?m determinado, com uma maior simplicidade computacional. Observa-se concord?ncia com resultados de outros autores. As estruturas analisadas s?o adequadas ao desenvolvimento de circuitos de microondas, tais como: radiadores, bloqueadores, cc e acopladores direcionais