La progressivité du claquage des oxydes de grille d'épaisseurs inférieures à 20 nm permet d'envisager une prolongation de la durée de vie des circuits. Cet enjeu majeur de la fiabilité contemporaine requiert des modèles adaptés afin de contrôler la variabilité des paramètres induites par le claquage. Après avoir étudié l'impact d'une fuite de courant sur une couche chargée, nous avons mis au point un modèle bas niveau de simulation par éléments finis, capable de reproduire la dérive des paramètres mesurée sur des dispositifs du nœud 45 nm. Des lois empiriques de ces dérives ont été injectées dans un modèle compact du transistor dégradé, simplifié par nos observations originales de la dépolarisation du canal et de la répartition des courants. Finalement nous avons simulé l'impact du claquage sur le fonctionnement de circuits simples et estimés la dérive de leurs paramètres tels que l'augmentation de la consommation due au claquage. / Breakdown (BD) progressivity for oxides thicker than 20nm may allow circuit lifetime extension; for design purpose and reliability questions, it is now very important to include soft BD failure in compact models in order to predict circuit's parameters variability. After studying the impact of current leakage on a charged layer, we set up a low level simulation model, able to reproduce parameters deviation measured on MOSFET from the 45nm node. Empirical laws of parameter's variability due to this degradation have been used to build up a compact model of damaged device. Our observations have allowed several improvements of BD understanding and led to major simplifications in BD compact modelling. Our simulations of small circuits show a good agreement with published measures and allow an estimation of BD impact on circuits, such as circuit's parameters deviation and power consumption increase estimation.

La thèse de Giovanni BETTI BENEVENTI portes sur la caractérisation électrique et la modélisationphysique de dispositifs de mémoire non-volatile à changement de phase. Cette thèse a été effectuée dans le cadre d’une cotutelle avec l’Università degli Studi di Modena e Reggio Emilia (Italie).Le manuscrit en anglais comporte quatre chapitres précédés d’une introduction et terminés par uneconclusion générale.Le premier chapitre présent un résumé concernant l’état de l’art des mémoires a changement de phase. Le deuxième chapitre est consacré aux résultats de caractérisation matériau et électrique obtenus sur déposition blanket et dispositifs de mémoire à changement de phase (PCM) basées sur le nouveau matériau GeTe dopé carbone (GeTeC).Le chapitre trois s’intéresse à l’implémentation et à la caractérisation expérimentale d’un setup demesure de bruit a basse fréquence sur dispositifs électroniques a deux terminaux développé auxlaboratoires de l’Università degli Studi di Modena e Reggio Emilia en Italie.Enfin, dans le dernier chapitre est présentée une analyse rigoureuse de l’effet d’auto-chauffage Joulesur la caractéristique I-V des mémoires a changement de phase intégrant le matériau dans la phase polycristalline. / Within this Ph.D. thesis work new topics in the field of Non-Volatile Memories technologies have been investigated, with special emphasis on the study of novel materials to be integrated in Phase-Change Memory (PCM) devices, namely:(a) Investigation of new phase-change materialsWe have fabricated PCM devices integrating a novel chalcogenide material: Carbon-doped GeTe (or simply, GeTeC). We have shown that C doping leads to very good data retention performances: PCM cells integrating GeTeC10% can guarantee a 10 years fail temperature of about 127°C, compared to the 85°C of GST. Furthermore, C doping reduces also fail time dispersion. Then our analysis has pointed out the reduction of both RESET current and power for increasing carbon content. In particular, GeTeC10% PCM devices yield about a 30% of RESET current reduction in comparison to GST and GeTe ones, corresponding to about 50% of RESET energy decrease.Then, resistance window and programming time of GeTeC devices are comparable to those of GST.(b) Advanced electrical characterization techniquesWe have implemented, characterized and modeled a measurement setup for low-frequency noise characterization on two-terminal semiconductor devices.(c) Modeling for comprehension of physical phenomenaWe have studied the impact of Self-induced Joule-Heating (SJH) effect on the I-V characteristics of fcc polycrystalline-GST-based PCM cells in the memory readout region. The investigation has been carried out by means of electrical characterization and electro-thermal simulations.

Les transistors rapides actuels présentent un retard lorsqu’ils fonctionnent à très hautes fréquences ou en régime transitoire rapide. Cet effet est appelé effet non quasi-statique (NQS). Dans cette thèse, l’effet NQS est analysé de manière concise de façon à être directement implanté dans les modèles de composant pour les bibliothèques de circuit en utilisant le langage standard VerilogA. Les mécanismes physiques à la base de l’effet NQS sont évalués dans le domaine de fonctionnement petit signal et les résultats sont comparés aux travaux déjà publiés. S’agissant du modèle standard bipolaire HICUM, les effets NQS latéraux et verticaux sont examinés séparément à partir du même modèle, en régime de fonctionnement transitoire et fréquentiel grâce à un sous-circuit dédié au calcul de la phase du signal. A partir de ce sous-circuit, la modélisation compacte avec HICUM est comparée aux données issues de mesures et issues de simulation amont. Enfin, un nouveau sous-circuit calculant l’excès de phase est proposé pour prendre mieux en compte les effets non quasi-statiques dans les transistors bipolaires. / Modern high speed (RF) transistors encounter certain delay while operated at high frequency or under fast transient condition. This effect is named as Non Quasi Static (NQS) effect. In the current work, NQS effect is analyzed in a concise manner so that it can be readily implemented in a compact model using the VerilogA description language. The basic physics behind this effect is investigated in small signal domain and the results are compared with the published work. In popular bipolar model HICUM lateral and vertical NQS are examined separately and uses the same model for both transient and AC operation which requires an additional minimum phase type sub circuit. Compact modeling with HICUM model is performed in both measurement and device simulated data. At last, an improved excess phase circuit is proposed to model the NQS effect.

Compact Models are the physically based accurate mathematical description of the cir-cuit elements, which are computationally efficient enough to be incorporated in circuit simulators so that the outcome becomes useful for the circuit designers. As the multi-gate MOSFETs have appeared as replacements for bulk-MOSFETs in sub-32nm technology nodes, efficient compact models for these new transistors are required for their successful utilization in integrated circuits. Existing compact models for common double-gate (CDG) MOSFETs are based on the fundamental assumption of having symmetric gate oxide thickness. In this work we explore the possibility of developing models without this approximation, while preserving the computational efficiency at the same level. Such effort aims to generalize the compact model and also to capture the oxide thickness asymmetry effect, which might prevail in practical devices due to process uncertainties and thus affects the device performance significantly. However solution to this modeling problem is nontrivial due to the bias-dependent asym-metric nature of the electrostatic. Using the single implicit equation based Poisson so-lution and the unique quasi-linear relationship between the surface potentials, previous researchers of our laboratory have reported the core model for such asymmetric CDG MOSFET. In this work effort has been put to include Non-Quasistatic (NQS) effects, different small-geometry effects, and noise model to this core, so that the model becomes suitable for practical applications. It is demonstrated that the quasi-linear relationship between the surface potentials remains preserved under NQS condition, in the presence of all small geometry effects. This property of the device along with some other new techniques are used to develop the model while keeping the mathematical complexity at the same level of the models reported for the symmetric devices. Proposed model is verified against TCAD simulation for various device geometries and successfully imple-mented in professional circuit simulator. The model passes the source/drain symmetry test and good convergence is observed during standard circuit simulations.

For the past 40 years, relentless focus on Moore’s Law transistor scaling has provided ever-increasing transistor performance and density. In order to continue the technology scaling beyond 22nm node, it is clear that conventional bulk-MOSFET needs to be replaced by new device architectures, most promising being the Multiple-Gate MOSFETs (MuGFET). Intel in mid 2011 announced the use of bulk Tri-Gate FinFETs in 22nm high volume logic process for its next-gen IvyBridge Microprocessor. It is expected that soon other semiconductor companies will also adopt the MuGFET devices. As like bulk-MOSFET, an accurate and physical compact model is important for MuGFET based circuit design. Compact modeling effort for MuGFET started in late nineties with planar double gate MOSFET(DGFET),as it is the simplest structure that one can conceive for MuGFET devices. The models so far proposed for DG MOSFETs are applicable for common gate symmetric DG (SDG) MOSFETs where both the gates have equal oxide thicknesses. However, for practical devices at nanoscale regime, there will always be some amount of asymmetry between the gate oxide thicknesses due to process variations and uncertainties, which can affect device performance significantly. At the same time, Independently controlled DG(IDG) MOSFETs have gained tremendous attention owing to its ability to modulate threshold voltage and transconductance dynamically. Due to the asymmetric nature of the electrostatic, developing efficient compact models for asymmetric/independent DG MOSFET is a daunting task. In this thesis effort has been put to provide some solutions to this challenge. We propose simple surface-potential based compact terminal charge models, applicable for Asymmetric Double gate MOSFETs (ADG) in two configurations1) Common-gate 2) Independent-gate. The charge model proposed for the common-gate ADG (CDG) MOSFET is seamless between the symmetric and asymmetric devices and utilizes the unique so-far-unexplored quasi-linear relationship between the surface potentials along the channel. In this model, the terminal charges could be computed by basic arithmetic operations from the surface potentials and applied biases, and can be easily implemented in any circuit simulator and extendable to short-channel devices. The charge model proposed for independent ADG(IDG)MOSFET is based on a novel piecewise linearization technique of surface potential along the channel. We show that the conventional “charge linearization techniques that have been used over the years in advanced compact models for bulk and double-gate(DG) MOSFETs are accurate only when the channel is fully hyperbolic in nature or the effective gate voltages are same. For other bias conditions, it leads to significant error in terminal charge computation. We demonstrate that the amount of nonlinearity that prevails between the surface potentials along the channel for a particular bias condition actually dictates if the conventional charge linearization technique could be applied or not. We propose a piecewise linearization technique that segments the channel into multiple sections where in each section, the assumption of quasi-linear relationship between the surface potentials remains valid. The cumulative sum of the terminal charges obtained for each of these channel sections yield terminal charges of the IDG device. We next present our work on modeling the non-ideal scenarios like presence of body doping in CDG devices and the non-planar devices like Tri-gate FinFETs. For a fully depleted channel, a simple technique to include body doping term in our charge model for CDG devices, using a perturbation on the effective gate voltage and correction to the coupling factor, is proposed. We present our study on the possibility of mapping a non-planar Tri-gate FinFET onto a planar DG model. In this framework, we demonstrate that, except for the case of large or tall devices, the generic mapping parameters become bias-dependent and an accurate bias-independent model valid for geometries is not possible. An efficient and robust “Root Bracketing Method” based algorithm for computation of surface potential in IDG MOSFET, where the conventional Newton-Raphson based techniques are inefficient due to the presence of singularity and discontinuity in input voltage equations, is presented. In case of small asymmetry for a CDG devices, a simple physics based perturbation technique to compute the surface potential with computational complexity of the same order of an SDG device is presented next. All the models proposed show excellent agreement with numerical and Technology Computer-Aided Design(TCAD) simulations for all wide range of bias conditions and geometries. The models are implemented in a professional circuit simulator through Verilog-A, and simulation examples for different circuits verify good model convergence.

La miniaturisation des composants et l’amélioration des performances des circuits intégrés (ICs) sont dues aux progrès liés au procédé de fabrication. Malgré le nombre de technologie existante, la technologie CMOS est la plus utilisée. Dans le cadre du développement de la technologie CMOS 90nm à double niveau de poly, des recherches sur l’introduction de techniques innovantes de procédé de fabrication et d’une nouvelle architecture de transistor MOS à tension de seuil ajustable ont été menées dans le but d’améliorer les performances des ICs. Une première étude sur l’implémentation des effets de pointe dans les ICs, en particulier pour les mémoires non volatiles est entreprise. Un nouveau procédé de fabrication permettant d’obtenir des pointes dans un matériau est proposé. Il est démontré le gain en courant tunnel obtenu sur une structure pointue par rapport à une structure plane. Une seconde étude est orientée sur le développement d’une nouvelle technique de « patterning ». Les techniques de « patterning » permettent de réduire les dimensions de la photolithographie sans utiliser de masque ayant des dimensions agressives. Les avantages de cette nouvelle technique aux niveaux de sa mise en œuvre et de la suppression des problèmes d’alignement sont présentés. Une dernière étude sur le développement d’un transistor à tension de seuil ajustable est développée. Il est démontré l’avantage de ce composant par rapport aux autres composants à tension de seuil ajustable. La réalisation du modèle et des premières simulations électriques de circuit élémentaire à base de se composant sont présentés. L’amélioration de certaines performances des circuits élémentaire est démontrée. / The component miniaturization and the circuit performance improvement are due to the progress related to the manufacturing process. Despite the number of existing technology, the CMOS technology is the most used. In the 90nm CMOS technology development, with a double poly-silicon level, the research on the introduction of innovative manufacturing process techniques and a new architecture of MOS transistor with an adjustable threshold voltage are carried out to improve the integrated circuit performances. A first study, on the peak effect implementation in the integrated circuits, particularly in the non-volatile memories is undertaken. A new process to obtain a peak effect in a material is proposed. It is shown the tunnel current gain obtained on a peak structure compared with a planar structure. A second study is focused on the development of a new patterning technique. The patterning techniques allow to reduce the photolithography dimensions without using an aggressive mask. The advantages of this new technique in terms of its implementation and the suppression of alignment problems are presented. A last study on the development of a MOS transistor with an adjustable threshold voltage is developed. It is shown the advantage of this component relative to the other components with an adjustable threshold voltage. The model implementation and the first electrical simulations of elementary circuits composed with this new component are presented. The performance improvement of some elementary circuits is demonstrated.

SiGe HBTs are preferred for quantum computing (QC) readout circuits due to their high gain and speed as well as the integration with complementary metal-oxide-semiconductor (CMOS) technology. The device physics of SiGe HBTs at cryogenic temperatures (CT), like carrier scattering, carrier transport, high-injection effects were not systematically and physically investigated. Thus, a physical compact model for circuit simulation did not exist at the start of this thesis work. In this work, the measurement setup has been built for obtaining direct-current (DC) and small-signal characteristics from medium to high frequencies over a wide temperature range. The radio frequency (RF) power of network analyzer and integration time of source monitor units have been investigated to ensure the accuracy of the DC and small-signal measurement. The key electrical parameters of SiGe HBTs have been characterized. The temperature trend of the transfer current, base current, sheet resistance, depletion capacitance, and built-in voltage, zero-bias hole charge have been extensively demonstrated and physically analyzed. Based on the comprehensive investigation on the electrical parameters over a wide range of temperatures, the following work consists of two parts: (1) the existing analytical formulations for various electrical components have been compared for their validation, and (2) in case of evident discrepancies the physical origin has been analyzed and valid compact formulations have been derived. For the first part, different bandgap models have been compared and the Lin et al. model is used for both TCAD simulation and compact model due to its high accuracy over a wide temperature and easy normalization for compact model usage. Based on the normalized bandgap voltage model, the derived built-in voltage model has been verified utilizing measured value for three depletion regions, i.e., base-emitter, base-collector and collector-substrate junction. Because the temperature dependence of zero-bias depletion capacitance and hole charge is attributed to the built-in voltage, the temperature behaviors of capacitance and hole charge are well modeled by the existing formulations according to the comparison between calculation and measurement. For the second part, for various SiGe HBT components discrepancies between model and measurement have been identified and comprehensive studies have been conducted. Firstly, the measured sheet and contact resistances of various components reduce with decreasing temperatures and saturate as the temperature towards 0K, which cannot be modeled by a widely used single power-law model. A Matthiesen's rule based model, consisting of two scattering mechanisms with opposite temperature trend, agrees well with the measured values. Additionally, an extended power-law model with a linear term is deduced for backward compatibility and less parameters. Secondly, direct tunneling is supposed to be dominant for transfer current at cryogenic temperatures, and a comprehensive derivation of transfer tunneling current for SiGe HBT is demonstrated. Moreover, a pronounced downward bending effect in both base-emitter and base-collector currents becomes significant at high current density region with decreasing temperatures. A modified diode current model including high-injection effect is given. Additionally, the recombination current is relevant for base-collector current and has been considered in the model. Due to the different temperature trends of thermal conductivity of silicon from cryogenic to room temperature, the thermal resistance shows a bell-shape and a modified formulation has been derived. Moreover, the dependence on chuck temperature and power dissipation has been considered. Finally, the derived formulations have been implemented in the mainstream industry BJT/HBT compact model, HIgh CUrrent Model - Level 2 (HICUM/L2), and good agreement has been achieved with the measurement. / Silizium-Germanium (SiGe) Heterojunction-Bipolartransistoren (HBTs) werden aufgrund ihrer hohen Verstärkung und Geschwindigkeit sowie der Integration in die komplementäre Metall-Oxid-Halbleiter (CMOS)-Technologie für Ausleseschaltungen im Quantencomputer (QC) bevorzugt. Die Bauelemente Physik von SiGe-HBTs bei kryogenen Temperaturen (CT), wie z.B. Ladungsträgerstreuung, Ladungsträgertransport und Hochinjektionseffekte, wurde nicht systematisch und physikalisch untersucht. Daher gab es kein physikalisches Kompaktmodell für die Schaltungssimulation zu Beginn dieser Arbeit. In dieser Arbeit wurde der Messaufbau für Gleichstrom- und Kleinsignaleigenschaften von mittleren bis hohen Frequenzen über einen weiten Temperaturbereich aufgebaut. Die Radiofrequenz (RF)-Leistung des Netzwerkanalysators und die Integrationszeit der Source-Monitor-Einheiten wurden untersucht, um die Genauigkeit der Gleichstrom- und Kleinsignalmessung zu gewährleisten. Die wichtigsten elektrischen Parameter von SiGe HBTs wurden charakterisiert. Der Temperaturtrend des Transferstroms, des Basisstroms, der Schichtwiderstände, der Verarmungskapazitäten, der eingebauten Spannung und der Gleichgewicht-Lochladung wurde ausführlich demonstriert und physikalisch analysiert. Basierend auf der umfassenden Untersuchung der elektrischen Parameter über einen weiten Temperaturbereich besteht diese Arbeit aus zwei Teilen: (1) die bestehenden analytischen Formulierungen für verschiedene elektrische Komponenten wurden zu ihrer Validierung verglichen, und (2) im Falle von Abweichungen wurden die physikalischen Ursachen analysiert und gültige kompakte Formulierungen abgeleitet. Für den ersten Teil wurden verschiedene Bandgap-Modelle verglichen, wobei das Modell von Lin et al. für sowohl Technology Computer-Aided Design (TCAD) Simulation als auch das Kompaktmodell aufgrund seiner hohen Genauigkeit über einen großen Temperaturbereich und der einfachen Normierung im Kompaktmodell verwendet wurde. Auf der Grundlage des normaierten Bandlückenmodells wurde das abgeleitete eingebaute Spannungsmodell anhand von Messwerten für drei Verarmungsbereiche, d.h. Basis-Emitter-, Basis-Kollektor- und Kollektor-Substrat-Übergang, verifiziert. Da die Temperaturabhängigkeit der Verarmungskapazität und der Löcherladung auf die eingebaute Spannung zurückzuführen ist, wird das Temperaturverhalten der Kapazität und der Löcherladung gemäß dem Vergleich zwischen den Berechnungen und den Messungen durch die ausgearbeitete Formulierung gut modelliert. Im zweiten Teil wurden für verschiedene Komponenten des SiGe HBTs Abweichungen zwischen Modellen und Messungen identifiziert und umfassende Studien durchgeführt. Erstens nehmen die gemessenen Schicht- und Kontaktwiderstände verschiedener Komponenten mit abnehmender Temperatur ab und bleiben konstant mit der Temperatur in Richtung 0K, was nicht durch ein weit verbreitetes einfaches Power-Law-Modell modelliert werden kann. Ein auf der Matthiesenschen Regel basierendes Modell, das aus zwei Streumechanismen mit entgegengesetztem Temperaturtrend besteht, stimmt gut mit den gemessenen Werten überein. Zusätzlich wird ein erweitertes Power-Law-Modell mit einem linearen Term abgeleitet, um bei geriegerer Parameterzahl die Rückwärtskompatibilität zu gewährleisten. Zweitens wird angenommen, dass direktes Tunneln für den Transferstrom bei kryogenen Temperaturen dominant ist, und es wird eine umfassende Herleitung des Transfer-Tunnelstroms für SiGe HBTs. Drittens wird ein ausgeprägter Effekt sowohl bei den Basis-Emitter- als auch bei den Basis-Kollektor-Strömen im Bereich hoher Stromdichten mit abnehmender Temperatur signifikant. Es wird ein modifiziertes Diodenstrommodell angegeben, das den Hochinjektionseffekt berücksichtigt. Darüber hinaus ist der Rekombinationsstrom für den Basis-Kollektor-Strom von Bedeutung und wurde in dem Modell berücksichtigt. Viertens zeigt der Wärmewiderstand aufgrund des unterschiedlichen Temperaturverlaufs der Wärmeleitfähigkeit in Silizium von Tieftemperatur bis Raumtemperaturen eine Glockenkurve und es wurde eine modifizierte Formulierung abgeleitet. Außerdem wurde die Abhängigkeit von der Chuck-Temperatur und der Verlustleistung wurde berücksichtigt. Schließlich wurden die abgeleiteten Formulierungen in das branchenübliche Bipolartransistor (BJT)/HBT Kompaktmodell, HIgh CUrrent Model - Level 2 (HICUM/L2), implementiert, und es wurde eine gute Übereinstimmung mit der Messung erzielt. / 硅锗异质结双极晶体管(SiGe HBT)因其高增益、高速度以及与互补金属氧化物半导体(CMOS)技术的集成而成为量子计算(QC)读出电路的首选。极低温 (CT) 下 SiGe HBT 的器件物理特性，如载流子散射、载流子传输、高注入效应等，尚未得到系统的物理研究。因此，在本论文工作开始时，并不存在用于极低温下电路仿真的紧凑型物理模型。 在这项工作中，首先搭建立了极低温电学测量装置，用于在宽温度范围内获得直流(DC)和中高频率小信号特性。为确保直流和小信号测量的准确性，对矢网分析仪的射频功率和信号源测量单元(SMU)的积分时间进行了研究。对 SiGe HBT 的关键电气参数进行了表征。对传输电流、基极电流、薄膜电阻、耗尽电容、内建电压、零偏置空穴电荷的温度变化趋势进行了广泛的论证和物理分析。 基于对宽温度范围内电气参数的全面研究，以下工作由两部分组成：(1) 比较各种电气元件的现有解析公式，以验证其有效性；(2) 对于有明显差异的物理量分析其物理原因，并推导出有效的紧凑型。 在第一部分中，比较了不同的禁带温度模型，由于 Lin 等提出的模型在较宽温度范围内具有较高的精确度，而且易于归一化，因此被用于 TCAD 仿真和紧凑型模型。根据归一化禁带温度模型，利用三个耗尽区(即基极-发射极、基极-集电极和集电极-衬底交界处)的测量值验证了推导出的内建电压模型。由于零偏压耗尽电容和空穴电荷的温度依赖性归因于内建电压，因此根据计算和测量结果的比较，现有公式可以很好地模拟电容和空穴电荷的温度行为。 在第二部分中，针对各种 SiGe HBT 组分发现了模型与测量值之间的差异，并进行了全面研究。首先，测量到的各种组分的薄膜电阻和接触电阻随着温度的降低而减小，当温度接近 0K 时达到饱和，这无法用广泛使用的单一幂律模型来模拟。基于 Matthiesen 规则的模型由两种温度趋势相反的散射机制组成，与测量值非常吻合。此外，为了实现向前兼容和减少参数，还推导出一个带有线性项的扩展幂律模型。其次，在低温条件下，直接隧穿是传输电流的主导，因此对 SiGe HBT 的传输隧穿电流进行了全面推导。此外，随着温度的降低，在高电流密度区域，基极-发射极和基极-集电极电流都会出现明显的向下弯曲效应，由此包含高注入效应的修正二极管电流模型给出。此外，模型还考虑了与基极-集电极电流相关的复合电流。由于硅的热导率从低温到室温的温度变化趋势不同，热阻呈现钟形，因此得出了一个修正的公式。此外，还考虑了热阻受环境温度和功耗的相关性。 最后，推导的公式嵌入到工业界主流 BJT/HBT 紧凑型模型 HIgh CUrrent Model - Level 2 (HICUM/L2) 中，仿真结果与测量结果取得了良好的一致。

L’intégration 3D est la solution technologique la plus prometteuse pour suivre le niveau d’intégration dictée par la loi de Moore (cf. more than Moore, versus more Moore). Elle entraine des travaux de recherche importants depuis une douzaine d’années. Elle permet de superposer différents circuits et composants dans un seul boitier. Son principal avantage est de permettre une association de technologies hétérogènes et très spécialisées pour la constitution d’un système complet, tout en préservant un très haut niveau de performance grâce à des connexions très courtes entre ces différents circuits. L’objectif de ce travail est de fournir des modélisations cohérentes de via traversant, ou/et de contacts dans le substrat, avec plusieurs degrés de finesse/précision, pour permettre au concepteur de haut niveau de gérer et surtout d’optimiser le partitionnement entre les différentes strates. Cette modélisation passe par le développement de plusieurs vues à différents niveaux d’abstraction: du modèle physique au modèle « haut niveau ». Elle devait permettre de répondre à différentes questions rencontrées dans le processus de conception :- le modèle physique de via basé sur une simulation électromagnétique 2D ou 3D (solveur « éléments finis ») est utilisé pour optimiser l’architecture du via (matériaux, dimensions etc.) Il permet de déterminer les performances électriques des via, notamment en haute fréquence. Les simulations électromagnétiques permettent également de quantifier le couplage entre via adjacents. - le modèle compact analytique de via et de leur couplage, basé sur une description de type ligne de transmission ou noyaux de Green, est utilisé pour les simulations au niveau bloc, ainsi que des simulations de type Spice. Les modèles analytiques sont souvent validés par rapport à des mesures et/ou des modèles physiques. / The 3D integration is the most promising technological solution to track the level of integration dictated by Moore's Law (see more than Moore, Moore versus more). It leads to important research for a dozen years. It can superimpose different circuits and components in one box. Its main advantage is to allow a combination of heterogeneous and highly specialized technologies for the establishment of a complete system, while maintaining a high level of performance with very short connections between the different circuits. The objective of this work is to provide consistent modeling via crossing, and / or contacts in the substrate, with various degrees of finesse / precision to allow the high-level designer to manage and especially to optimize the partitioning between the different strata. This modelization involves the development of multiple views at different levels of abstraction: the physical model to "high level" model. This would allow to address various issues faced in the design process: - The physical model using an electromagnetic simulation based on 2D or 3D ( finite element solver ) is used to optimize the via (materials, dimensions etc..) It determines the electrical performance of the via, including high frequency. Electromagnetic simulations also quantify the coupling between adjacent via. - The analytical compact of via their coupling model, based on a description of transmission line or Green cores is used for the simulations at the block level and Spice type simulations. Analytical models are often validated against measurements and / or physical models.

Les procédés bipolaires semi-conducteurs complémentaires à oxyde de métal (BiCMOS) peuvent être considérés comme étant la solution la plus généralepour les produits RF car ils combinent la fabrication sophistiquée du CMOSavec la vitesse et les capacités de conduction des transistors bipolaires silicium germanium(SiGe) à hétérojonction (HBT). Les HBTs, réciproquement, sontles principaux concurrents pour combler partiellement l'écart de térahertzqui décrit la plage dans laquelle les fréquences générées par les transistors etles lasers ne se chevauchent pas (environ 0.3 THz à 30 THz). A_n d'évaluerles capacités de ces dispositifs futurs, une méthodologie de prévision fiable estsouhaitable. L'utilisation d'un ensemble hétérogène d'outils et de méthodes desimulations permet d'atteindre successivement cet objectif et est avantageusepour la résolution des problèmes. Plusieurs domaines scientifiques sont combinés, tel que la technologie de conception assistée par ordinateur (TCAO),la modélisation compacte et l'extraction des paramètres.Afin de créer une base pour l'environnement de simulation et d'améliorerla confirmabilité pour les lecteurs, les modèles de matériaux utilisés pour lesapproches hydrodynamiques et de diffusion par conduction sont introduits dèsle début de la thèse. Les modèles physiques sont principalement fondés surdes données de la littérature basées sur simulations Monte Carlo (MC) ou dessimulations déterministes de l'équation de transport de Boltzmann (BTE).Néanmoins, le module de TCAO doit être aussi étalonné sur les données demesure pour une prévision fiable des performances des HBTs. L'approchecorrespondante d'étalonnage est basée sur les mesures d'une technologie depointe de HBT SiGe pour laquelle un ensemble de paramètres spécifiques àla technologie du modèle compact HICUM/L2 est extrait pour les versionsdu transistor à haute vitesse, moyenne et haute tension. En s'aidant de cesrésultats, les caractéristiques du transistor unidimensionnel qui sont généréesservent de référence pour le profil de dopage et l'étalonnage du modèle. Enélaborant des comparaisons entre les données de références basées sur les mesureset les simulations, la thèse fait progresser l'état actuel des prévisionsbasées sur la technologie CAO et démontre la faisabilité de l'approche.Enfin, une technologie future de 28nm performante est prédite en appliquantla méthodologie hétérogène. Sur la base des résultats de TCAO, leslimites de la technologie sont soulignées. / Bipolar complementary metal-oxide-semiconductor (BiCMOS) processescan be considered as the most general solution for RF products, as theycombine the mature manufacturing tools of CMOS with the speed and drivecapabilities of silicon-germanium (SiGe) heterojunction bipolar transistors(HBTs). HBTs in turn are major contenders for partially filling the terahertzgap, which describes the range in which the frequencies generated bytransistors and lasers do not overlap (approximately 0.3THz to 30 THz). Toevaluate the capabilities of such future devices, a reliable prediction methodologyis desirable. Using a heterogeneous set of simulation tools and approachesallows to achieve this goal successively and is beneficial for troubleshooting.Various scientific fields are combined, such as technology computer-aided design(TCAD), compact modeling and parameter extraction.To create a foundation for the simulation environment and to ensure reproducibility,the used material models of the hydrodynamic and drift-diffusionapproaches are introduced in the beginning of this thesis. The physical modelsare mainly based on literature data of Monte Carlo (MC) or deterministicsimulations of the Boltzmann transport equation (BTE). However, the TCADdeck must be calibrated on measurement data too for a reliable performanceprediction of HBTs. The corresponding calibration approach is based onmeasurements of an advanced SiGe HBT technology for which a technology specific parameter set of the HICUM/L2 compact model is extracted for thehigh-speed, medium-voltage and high-voltage transistor versions. With thehelp of the results, one-dimensional transistor characteristics are generatedthat serve as reference for the doping profile and model calibration. By performingelaborate comparisons between measurement-based reference dataand simulations, the thesis advances the state-of-the-art of TCAD-based predictionsand proofs the feasibility of the approach.Finally, the performance of a future technology in 28nm is predicted byapplying the heterogeneous methodology. On the basis of the TCAD results,bottlenecks of the technology are identified. / Bipolare komplementäre Metall-Oxid-Halbleiter (BiCMOS) Prozesse bietenhervorragende Rahmenbedingungen um Hochfrequenzanwendungen zurealisieren, da sie die fortschrittliche Fertigungstechnik von CMOS mit derGeschwindigkeit und Treiberleistung von Silizium-Germanium (SiGe) Heterostruktur-Bipolartransistoren (HBTs) verknüpfen. Zudem sind HBTs bedeutendeWettbewerber für die teilweise Überbrückung der Terahertz-Lücke, derFrequenzbereich zwischen Transistoren (< 0.3 THz) und Lasern (> 30 THz).Um die Leistungsfähigkeit solcher zukünftigen Bauelemente zu bewerten, isteine zuverlässige Methodologie zur Vorhersage notwendig. Die Verwendungeiner heterogenen Zusammenstellung von Simulationstools und Lösungsansätzenerlaubt es dieses Ziel schrittweise zu erreichen und erleichtert die Fehler-_ndung. Verschiedene wissenschaftliche Bereiche werden kombiniert, wie zumBeispiel der rechnergestützte Entwurf für Technologie (TCAD), die Kompaktmodellierungund Parameterextraktion.Die verwendeten Modelle des hydrodynamischen Simulationsansatzes werdenzu Beginn der Arbeit vorgestellt, um die Simulationseinstellung zu erläuternund somit die Nachvollziehbarkeit für den Leser zu verbessern. Die physikalischenModelle basieren hauptsächlich auf Literaturdaten von Monte Carlo(MC) oder deterministischen Simulationen der Boltzmann-Transportgleichung(BTE). Für eine zuverlässige Vorhersage der Eigenschaften von HBTs muss dieTCAD Kon_guration jedoch zusätzlich auf der Grundlage von Messdaten kalibriertwerden. Der zugehörige Ansatz zur Kalibrierung beruht auf Messungeneiner fortschrittlichen SiGe HBT Technologie, für welche ein technologiespezifischer HICUM/L2 Parametersatz für die high-speed, medium-voltage undhigh-voltage Transistoren extrahiert wird. Mit diesen Ergebnissen werden eindimensionaleTransistorcharakteristiken generiert, die als Referenzdaten fürdie Kalibrierung von Dotierungspro_len und physikalischer Modelle genutztwerden. Der ausführliche Vergleich dieser Referenz- und Messdaten mit Simulationengeht über den Stand der Technik TCAD-basierender Vorhersagenhinaus und weist die Machbarkeit des heterogenen Ansatzes nach.Schlieÿlich wird die Leistungsfähigkeit einer zukünftigen Technologie in28nm unter Anwendung der heterogenen Methodik vorhergesagt. Anhand derTCAD Ergebnisse wird auf Engpässe der Technologie hingewiesen.