Made available in DSpace on 2015-04-14T13:56:09Z (GMT). No. of bitstreams: 1 401158.pdf: 9853099 bytes, checksum: 1e66fe399c5e86bc932c94f590606b95 (MD5) Previous issue date: 2008-03-10 / Tendo em vista que o barramento de alimenta??o (VCC e Gnd) afeta diretamente a integridade de sinal de sistemas em chip (Systems-on-Chip, SoC) atrav?s de oscila??es de tens?o que podem induzir a erros funcionais, este trabalho tem por objetivo validar uma t?cnica inovadora, denominada CDCDC (Clock Duty Cycle Dynamic Control). Esta t?cnica visa aumentar a robustez de circuitos integrados (CI) digitais s?ncronos a tais oscila??es de tens?o. A t?cnica em quest?o realiza o controle din?mico do ciclo de trabalho (duty-cycle) do sinal de rel?gio (clock) de acordo com a presen?a de perturba??es (ru?dos) nas linhas de alimenta??o. Este controle din?mico do sinal de rel?gio realiza o prolongamento ou a redu??o do ciclo de trabalho, permitindo assim que o circuito s?ncrono apresente uma maior robustez ?s flutua??es dos n?veis de tens?o nas linhas de alimenta??o, sem que haja redu??o da freq??ncia do sinal de rel?gio. Garante-se desta forma, a manuten??o do desempenho do sistema mesmo quando este estiver operando em ambientes expostos ao ru?do. Considerando que a interfer?ncia eletromagn?tica (EMI) ? uma das principais causas de oscila??es no barramento de alimenta??o de circuitos integrados (CI s), o que por sua vez compromete drasticamente a confiabilidade dos sistemas atrav?s da redu??o da margem de sinal/ru?do, este trabalho tem por objetivo validar a utiliza??o da t?cnica CDCDC para o aumento da robustez de CI s operando expostos ? EMI

Made available in DSpace on 2015-04-14T13:56:10Z (GMT). No. of bitstreams: 1 402409.pdf: 542349 bytes, checksum: cef9c90e5ad6eb4a7f650d872b28d02f (MD5) Previous issue date: 2008-02-29 / O objetivo principal desta disserta??o ? mostrar a cria??o e a implementa??o de uma solu??o composta por componentes de navega??o e posicionamento atuando em conjunto com m?dulos de criptografia e softwares adicionais. Esta extens?o ser? atrav?s da utiliza??o do sistema Global Positioning System (GPS), que ? um sistema desenvolvido inicialmente para uso militar ao qual prove informa??es cartogr?ficas fundamentais como: coordenadas geogr?ficas, velocidade, altura, hora. Foram estudados algor?timos de criptografia sim?tricos e assim?tricos e al?m disso foi realizada uma descri??o detalhada do sistema GPS que fundamentou o presente trabalho. Neste trabalho foi escolhido o padr?o AES, ao qual ? de dom?nio p?blico, sem royalties e foi escolhido num processo publico e rigoroso pelo NIST como padr?o para criptografia. Para valida??o do presente trabalho utilizou-se um equipamento real de GPS, com o qual foram realizados testes de campo. Nestes testes foi determinada a precis?o efetiva destes equipamentos bem como a valida??o da proposta em funcionamento de campo. Os resultados obtidos demonstraram que a t?cnica de utiliza??o de coordenadas geod?sicas globais de GPS bem como as coordenadas cartogr?ficas comuns s?o e cientes no processo de criptografia proposto. Criando desta forma um novo modelo de criptografia. Deste modo, este trabalho apresenta como grande inova??o a possibilidade de estabelecer uma nova forma de criptografia. E ao mesmo tempo simples, dado que utiliza o sistema GPS j? popularizado e no entanto extremamente e ciente pois a mensagem somente ? acess?vel quando o destinat?rio estiver em um determinado local cujo conhecimento pode ser usualmente restrito. Sendo assim, a partir deste trabalho, abre-se uma nova forma de realizar a codi ca??o de mensagens de cunho sigiloso, com um ampla gama de novas possibilidades.

Made available in DSpace on 2015-04-14T13:56:12Z (GMT). No. of bitstreams: 1 407756.pdf: 1790642 bytes, checksum: 336376143b2d186c09e1cfa0d540851d (MD5) Previous issue date: 2008-10-24 / O constante avan?o no processo de fabrica??o de circuitos integrados tem reduzido drasticamente a geometria dos transistores e os n?veis das tens?es de alimenta??o. Em circuitos de alta densidade operando a baixa tens?o, as c?lulas de mem?ria s?o capazes de armazenar informa??o com menos capacit?ncia, o que significa que menos carga ou corrente ? necess?ria para armazenar os mesmos dados. Durante o per?odo de armazenamento, os dados envolvidos est?o suscet?veis a sofrerem influ?ncia de meio, tais como interfer?ncias eletromagn?ticas, radia??es ou at? mesmo falhas do pr?prio hardware envolvido. A falha ? caracterizada como uma invers?o de um ou mais bits de um dado armazenado na mem?ria. Conseq?entemente, os dados poder?o apresentar falhas, que provocar?o erros e comprometer?o a utiliza??o destes dados. Uma forma de resolu??o destes problemas ? a utiliza??o de C?digos Corretores de Erros. Um C?digo Corretor de Erros ?, em ess?ncia, um modo organizado de acrescentar algum dado adicional a cada informa??o que se queira armazenar e que permita, ao recuperarmos a mesma, detectar e corrigir os erros encontrados. A maioria dos C?digos Corretores de Erro em uso s?o desenvolvidos para corrigirem erros aleat?rios, isto ?, erros que ocorrem de maneira independente da localiza??o de outros erros. Contudo, em muitas situa??es, os erros podem aparecer em rajadas. De uma maneira geral, C?digos Corretores de Erros aleat?rios n?o se constituem na forma mais adequada e eficiente para corre??o de erros em rajadas, e a rec?proca tamb?m ? verdadeira. Dos v?rios m?todos propostos pela literatura, para corrigirmos simultaneamente estes dois tipos de erros, o mais efetivo ? o Embaralhamento. O Embaralhador ? um algoritmo, um m?todo que pode ser implementado tanto em hardware quanto em software. ? essencialmente constitu?do por um reordenamento dos bits e ? executado anteriormente ao armazenamento em mem?ria (Embaralhador) e na leitura, os bits s?o novamente reordenados, ou seja, s?o colocados novamente em sua posi??o original (Desembaralhador). Isto provoca um aumento na taxa de detec??o e corre??o destes erros, uma vez que se houver uma interfer?ncia concentrada (rajada de erros) em uma mem?ria, por exemplo, durante o armazenamento, na opera??o de leitura, ao se fazer o desembaralhamento, os erros ficam expostos de forma distribu?da, aparecendo como erros aleat?rios ao decodificador. Esta disserta??o apresenta uma proposta que combina a utiliza??o de C?digos de Detec??o e Corre??o de erros amplamente referenciados na literatura (Hamming, Hamming Estendido, Reed-Muller e Matrix) associados ? t?cnica de Embaralhamento aplicada a Hardware, com o objetivo de aumentar a capacidade de detec??o e corre??o de erros em rajada (erros concentrados). A execu??o dos testes de inje??o de falhas do tipo bit-flip, aplicadas ?s t?cnicas corretoras de erros utilizadas nesta disserta??o, mostraram que com a associa??o da t?cnica de Embaralhamento as mesmas passaram a ser eficientes tamb?m para erros em rajadas

Made available in DSpace on 2015-04-14T13:56:30Z (GMT). No. of bitstreams: 1 389203.pdf: 6935100 bytes, checksum: 7b0d4097399f1b7fa7e32077309d3b40 (MD5) Previous issue date: 2007-02-15 / O ambiente eletromagn?tico em que sistemas eletr?nicos operam est? tornando-se cada vez mais hostil. A sociedade observa com bastante entusiasmo a r?pida prolifera??o de uma quantidade infind?vel de equipamentos eletr?nicos sem fio (wireless). Infelizmente, esta tend?ncia tem por conseq??ncia a polui??o de forma dram?tica do espectro de freq??ncia, e portanto, aumentando o ru?do intr?nseco do ambiente onde vivemos. Por outro lado, ? fundamental para a aceita??o e a seguran?a destes equipamentos eletr?nicos que estes n?o falhem devido ao ambiente eletromagn?tico. Assim, ? de suma import?ncia compreender como o ru?do eletromagn?tico (Electromagnetic Interference, ou EMI) impacta a confiabilidade de sistemas integrados complexos (Systems-on-Chip, ou SoC). Algumas empresas em escala mundial t?m demonstrado muita preocupa??o com este problema atrav?s do desenvolvimento de v?rias plataformas comerciais para o projeto e o teste de SoCs. Entretanto, estas plataformas n?o garantem medi??es adequadas da susceptibilidade dos sistemas eletr?nicos ? EMI. Este cen?rio nos motivou a propor uma plataforma de prototipagem reconfigur?vel para avaliar e aprimorar projetos de SoCs levando-se em considera??o sua imunidade ao ru?do eletromagn?tico. Esta plataforma ? baseada em normas internacionais IEC 62.132 para o projeto e o teste de sistemas eletr?nicos, ao n?vel de placa. O objetivo final deste conjunto de normas ? ditar regras que viabilizam a medi??o precisa da imunidade de circuitos integrados ? EMI, tanto radiada quanto conduzida. A plataforma desenvolvida ? baseada em duas placas espec?ficas e complementares. A primeira ? dedicada para o teste de imunidade ao ru?do irradiado em uma Gigahertz Transverse Electromagnetic Cell (GTEM Cell) de acordo com a norma IEC 62.132-2 (IEC, 2004). A segunda placa ? dedicada ao teste conduzido de ru?do de RF e foi implementada de acordo com as normas IEC 62.132-4 e IEC 62.132-2 (IEC, 2004), respectivamente. Ap?s o desenvolvimento da plataforma em quest?o, um estudo-de-caso baseado no processador soft-core da Xilinx, MicroBlaze, operando sob o controle do sistema operacional uCOS-II foi desenvolvido pelo Grupo SiSC e testado na plataforma. Os resultados dos ensaios s?o bastante motivadores e demonstram a capacidade e a flexibilidade da plataforma ser utilizada como ferramenta para avaliar o comportamento de SoCs em ambiente ruidoso do tipo EMI

Made available in DSpace on 2015-04-14T13:56:35Z (GMT). No. of bitstreams: 1 389987.pdf: 1360851 bytes, checksum: d8bf43ca52fd146b24970288170182a3 (MD5) Previous issue date: 2007-02-28 / Nos ?ltimos anos, observa-se com grande euforia o crescimento do mercado de sistemas embarcados nas ?reas econ?mico-sociais de grande import?ncia, tais como a sa?de, telecomunica??es, automotiva e aeroespacial, entre outras. Como conseq??ncia, exige-se maior robustez tanto do hardware quanto do software integrante destes sistemas, al?m de componentes de baixo custo, principalmente mem?ria. Dentre os tipos poss?veis de falhas, as falhas que alteram o fluxo de controle de processadores que executam aplica??es embarcadas, por implicarem em quase sempre em falhas catastr?ficas do sistema, s?o focadas nesta disserta??o. Por falhas catastr?ficas, entende-se como sendo aquelas falhas que al?m de induzir o sistema a produzir um comportamento diferente daquele esperado para a sua fun??o, implicam na maioria das vezes tamb?m na reinicializa??o do sistema como forma de recupera??o da falha. Assim, a utiliza??o de t?cnicas capazes de detectar estes tipos de falhas evita que as mesmas se propaguem pelo sistema e acabem gerando sa?das incorretas, pois tais falhas podem ser catastr?ficas para a seguran?a dos usu?rios e para a imagem e reputa??o das empresas. Por?m, a utiliza??o de t?cnicas de detec??o de falhas gera um aumento na taxa de ocupa??o de mem?ria do sistema, bem como provoca aumento da degrada??o de desempenho, o que pode ser considerado um fator cr?tico tratando-se de aplica??es embarcadas de tempo-real. Como alternativa para minimizar estes fatores, tr?s hip?teses foram investigadas, sendo uma delas implementada. Assim, nesta disserta??o prop?e-se uma abordagem baseada em software profiling que analisa o grafo de fluxo de controle da aplica??o, visando ? otimiza??o do n?mero de assinaturas (checkpoints) a serem inseridas no c?digo-fonte. Para validar a abordagem proposta, foi realizada por simula??o a inje??o de tr?s tipos de falhas: jump, nop e bit-flip, sobre diferentes programas aplicativos. Este processo de inje??o de falhas foi acelerado via prototipagem do sistema em hardware, atrav?s do uso de um FPGA (Field-Programmable Gate Array) em uma placa comercial da Xilinx. A an?lise dos resultados obtidos indica que a t?cnica proposta reduz o n?mero de assinaturas inseridas no c?digo da aplica??o, e portanto, minimizando o overhead de mem?ria e a degrada??o do desempenho do sistema, ao passo que mant?m aproximadamente inalterado n?vel de cobertura de falhas quando comparada a outras t?cnicas atualmente existentes na literatura

Made available in DSpace on 2015-04-14T13:56:40Z (GMT). No. of bitstreams: 1 396309.pdf: 932199 bytes, checksum: 3b5f4e64851c970d9cf0c4c0153247f4 (MD5) Previous issue date: 2007-09-18 / O cen?rio atual das redes de comunica??o, na qual as redes convergentes aparecem como ponto fundamental, aponta para a necessidade da garantia da qualidade nos servi?os prestados. Tal qualidade ? indispens?vel para o novo modelo de neg?cios das operadoras de telecom. Os m?todos de medi??o passiva e ativa t?m demonstrado papel determinante nesta tarefa, quantificando e qualificando os dados relacionados ao estado da rede. Junto ? medi??o ativa, a t?cnica de dispers?o de pares de pacotes mostra-se como m?todo confi?vel e promissor para medir a capacidade de um caminho entre dois pontos. Em conformidade com as especifica??es do projeto Plataforma e Servi?os de Telemetria - CelTel, idealizado pelo Grupo de Pesquisas Avan?adas em Redes de Computadores e Tecnologia da Informa??o (GPARC&TI), a presente disserta??o prop?e a implementa??o da t?cnica de dispers?o de pares de pacotes focada em topologias tipicamente celulares. Tais topologias caracterizam-se por apresentarem em sua rede de acesso a mais baixa taxa de transmiss?o de dados, permitindo que a medi??o de capacidade de um caminho norteie-se por um limite inferior baseado na capacidade do enlace de acesso ? rede. O trabalho apresenta uma revis?o bibliogr?fica acerca dos aspectos relacionados ao gerenciamento de redes, focando-se nas t?cnicas de medi??o ativa existentes. Posteriormente, aborda-se a t?cnica de dispers?o de pares no contexto do projeto, assim como sua implementa??o e discuss?es acerca dos resultados obtidos.

Submitted by Caroline Xavier (caroline.xavier@pucrs.br) on 2017-03-21T17:12:05Z No. of bitstreams: 1 DIS_MATEUS_EUGENIO_COLET_COMPLETO.pdf: 12156753 bytes, checksum: c3a41a3399c1ec4cedbd4a7883159380 (MD5) / Made available in DSpace on 2017-03-21T17:12:05Z (GMT). No. of bitstreams: 1 DIS_MATEUS_EUGENIO_COLET_COMPLETO.pdf: 12156753 bytes, checksum: c3a41a3399c1ec4cedbd4a7883159380 (MD5) Previous issue date: 2016-08-19 / Navigation in aquatic environments is a broad topic that in recent years has received considerable attention from the community working with mobile robotics. The use of aquatic surface vehicles for inspection, mitigation and natural aquatic disasters management, boosted the search for autonomous navigation in this area. in order to perform an autonomous navigation in outdoor environments, it is necessary to identify parts of the surface that can be navigable, and this is one of the fundamental problems in this type of application. In this context, the objective of this research is to propose a method for water surfaces identification based on the blurred optical property, found in these types of environments. More specifically, computer vision was used in conjunction with neural networks to build a classifier, which has the task of distinguishing and identifying navigable aquatic surface. ln order to achieve this objective, a study on the use of several features based on color and texture of these turbid surfaces for the extraction of various attributes to generate the classifier, such as: mean, variance, entropy and energy, varying in different color channels (RGB, HSV, YUV). In order to compress all of this information it was used statistical method of principal component analysis, whose results were used as input of the artificial neural network, thus constructing the classifier. The classifier has the fundamental task of generating the navigation map that is interpreted by a state machine for decision making. All the method developed was applied and embarked in aquatic vehicle prototype at the same time the results and assessments were validated using the vehicle in real environments and different scenarios. / A navega??o em ambientes aqu?ticos ? um amplo tema de pesquisa que nos ?ltimos anos tem recebido maior aten??o da comunidade que trabalha com rob?tica m?vel. O uso de ve?culos de superf?cie aqu?tica para inspe??o, mitiga??o e gerenciamento de desastres naturais aqu?ticos, por exemplo, ajudou a impulsionar a pesquisa para navega??o aut?noma nesta ?rea. Para executar uma navega??o aut?noma em ambientes ao ar livre, ? necess?rio identificar partes da superf?cie que podem ser naveg?veis, o que ? um dos desafios deste tipo de aplica??o. Neste contexto, o objetivo deste trabalho ? apresentar um m?todo para identifica??o da superf?cie aqu?tica baseada na propriedade ?ptica turva, encontrada nestes tipos de ambientes. No desenvolvimento deste m?todo foram utilizadas t?cnicas de vis?o computacional em conjunto com redes neurais artificiais para construir um Classificador, que tem como tarefa distinguir e identificar a superf?cie aqu?tica naveg?vel. Para isto, foi realizado um estudo sobre o uso de diversas caracter?sticas baseadas na cor e textura das superf?cies aqu?ticas turvas para a extra??o de diversos atributos para treinar o Classificador, tais como: m?dia, entropia, vari?ncia e energia, variando em diferentes canais de cor (RGB, HSV, YUV). De forma a compactar todas estas informa??es foi utilizado o m?todo estat?stico de an?lise de componentes principais, e o seu resultado foi utilizado como entrada das redes neurais artificiais, construindo assim o Classificador. Este classificador tem como tarefa fundamental gerar o mapa de navegabilidade que ? interpretado por uma m?quina de estados para tomada de decis?es. Todo o m?todo desenvolvido foi embarcado em um prot?tipo de ve?culo aqu?tico ao mesmo tempo em que os resultados e avalia??es foram validados utilizando o ve?culo em ambientes reais e diferente cen?rios.

Made available in DSpace on 2015-04-14T14:49:00Z (GMT). No. of bitstreams: 1 404266.pdf: 1735778 bytes, checksum: d2509663d82001555e81c857677ae9f9 (MD5) Previous issue date: 2008-03-18 / A complexidade de sistemas de software tem aumentado devido aos novos requisitos impostos pelas aplica??es modernas, tais como confiabilidade, seguran?a e disponibilidade. Sistemas confi?veis s?o sistemas que mant?m seu funcionamento de acordo com sua especifica??o mesmo na presen?a de situa??es excepcionais. Na tentativa de implementar sistemas mais robustos e confi?veis, torna-se imprescind?vel a utiliza??o de mecanismos capazes de lidar com problemas que potencialmente possam afetar seu perfeito funcionamento. Variados tipos de defeitos e situa??es inesperadas podem ocorrer em aplica??es que rodam sobre sistemas distribu?dos. Para que seja atingido um grau satisfat?rio de utiliza??o destes sistemas ? extremamente importante que sejam utilizadas t?cnicas objetivando coibir ou minimizar a exist?ncia de falhas. Toler?ncia a Falhas ? uma t?cnica que tem por objetivo oferecer alternativas que permitam ao sistema manter o funcionamento conforme sua especifica??o, mesmo na ocorr?ncia de situa??es indesejadas. A literatura descreve diversos tipos de mecanismos que auxiliam no desenvolvimento de aplica??es que possuem diversas atividades acontecendo simultaneamente. Em geral, um mecanismo composto por diversos participantes (objetos ou processos) executando um conjunto de atividades paralelamente ? chamado de intera??o multiparticipante. Em uma intera??o multiparticipante diversos participantes de alguma maneira "se unem"para produzir um estado combinado, intermedi?rio e tempor?rio e utilizam este estado para executar alguma atividade. Ap?s a atividade executada a intera??o ? desfeita e ent?o cada participante prossegue sua execu??o. Entretanto, diversas vezes a intera??o entre os participantes pode levar a situa??es onde toda a execu??o tem que ser refeita (efeito domin?). Para evitar este tipo de situa??o e para auxiliar no tratamento de exce??es concorrentes que podem ocorrer nos diversos participantes de uma intera??o pode-se utilizar, por exemplo, o mecanismo de intera??es multiparticipantes confi?veis (Dependable Multiparty Interactions - DMIs). Este mecanismo tem sido utilizado para o desenvolvimento de aplica??es em diversas ?reas. Todavia, percebemos que todos os estudos de casos desenvolvidos utilizando DMIs foram implementados manualmente, ou seja, sem a utiliza??o de nenhuma ferramenta de apoio. Tal situa??o al?m de acarretar um elevado tempo de desenvolvimento tamb?m facilita ? inclus?o de falhas no sistema. Nesta disserta??o apresentamos uma proposta de desenvolvimento de aplica??es confi?veis que utilizam o mecanismo de DMIs. Utilizando o IDE Eclipse desenvolvemos uma feramenta capaz de automatizar o processo de cria??o de aplica??es que utilizam DMIs para tolerar falhas, proporcionando aos desenvolvedores ganho de produtividade, redu??o da possibilidade de inser??o de falhas no c?digo, assim como facilitar a compreens?o dos elementos que comp?em uma DMI e a maneira como os mesmos est?o relacionados.

Made available in DSpace on 2015-04-14T14:49:00Z (GMT). No. of bitstreams: 1 405530.pdf: 742921 bytes, checksum: b1927b9057dda61a48f23f2861185fd5 (MD5) Previous issue date: 2008-03-28 / A virtualiza??o de servidores aparece como uma solu??o para v?rias demandas atuais dos sistemas computacionais: taxa de ociosidade das m?quinas, alto consumo de energia, ocupa??o de espa?o f?sico e dificuldade para gerenciamento de muitos sistemas operacionais em um mesmo datacenter. Entre as alternativas de virtualiza??o dispon?veis, o monitor de m?quina virtual Xen ? uma das op??es mais consolidadas e que possui melhor desempenho dentre as demais alternativas existentes. Para proporcionar sistemas virtualizados seguros, um aliado eficaz s?o os sistemas detectores de intrus?o que trabalham realizando monitora??o no tr?fego da rede. Este trabalho apresenta uma abordagem para detec??o de intrus?o em m?quinas virtuais baseadas no monitor de m?quina virtual Xen, introduzindo uma ferramenta para detectar e bloquear intrusos que estiverem tentando obter acesso indevido ao sistema. A ferramenta elaborada recebeu o nome de XenGuardian e trabalha realizando comunica??o entre as m?quinas virtuais (domU) com a m?quina h?spede (dom0). Na ocorr?ncia de tentativas de acesso n?o autorizadas, a m?quina h?spede realiza o tratamento da ocorr?ncia bloqueando o usu?rio. Para validar a solu??o, exploits foram utilizados, desferindo ataques contra sistemas de detec??o de intrusos e auferindo medi??es de desempenho atrav?s do benchmark NetPerf.

Made available in DSpace on 2015-04-14T14:49:04Z (GMT). No. of bitstreams: 1 410387.pdf: 1737512 bytes, checksum: be615bfd6c76a20642c89fd02bd4c48e (MD5) Previous issue date: 2009-01-08 / Com a expans?o dos sistemas computacionais e com a populariza??o dos servi?os providos pela Internet, ? crescente a preocupa??o dos engenheiros de software com a seguran?a dos sistemas que desenvolvem. O volume de informa??es confidenciais que trafega pela Internet ? cada vez maior, tornando essencial a avalia??o de seguran?a destes sistemas antes de entreg?-los a seus usu?rios. Entretanto, o tempo que dedicam em seus projetos ? realiza??o de testes para avaliar este aspecto ? pequeno, fazendo com que softwares inseguros sejam liberados no mercado. Verificar o n?vel de seguran?a de um software n?o ? trivial. ? preciso considerar este aspecto desde a fase de projeto do sistema, quando o modelo ainda est? sendo elaborado. Uma limita??o ? a defici?ncia existente na ?rea de seguran?a, seja em rela??o aos modelos, que prov?em poucas estruturas para representar este aspecto, ou ? pouca quantidade de ferramentas, documentos e checklists explicando como conduzir a execu??o de testes de seguran?a. Neste contexto, vem se tornando popular uma t?cnica conhecida como teste baseado em modelos. Nesta, os testes a serem realizados s?o definidos automaticamente a partir do modelo da aplica??o, de acordo com os aspectos desejados. Diversos trabalhos prop?em modelos para especificar os mais variados requisitos, como funcionais e de desempenho, mas poucos se dedicam a definir uma forma de descrever aspectos de seguran?a. Sendo assim, este trabalho prop?e alguns estere?tipos UML para especificar situa??es que podem comprometer a seguran?a de um software, al?m de um algoritmo que analisa estes e gera, automaticamente, casos de teste a partir do modelo. Desta forma, ? poss?vel assinalar, atrav?s da inser??o de estere?tipos no modelo, partes do sistema que podem conter vulnerabilidades, e, posteriormente, executar os casos gerados para verificar a ocorr?ncia destas no software final. A elabora??o deste trabalho tem dois objetivos principais: auxiliar durante a fase de implementa??o do software, prevendo situa??es que possam comprometer sua seguran?a e orientando os desenvolvedores, e permitir a gera??o automatizada de casos de teste de seguran?a a partir das informa??es inseridas.