Submitted by Ana Maria Fiscina Sampaio (fiscina@bahia.fiocruz.br) on 2015-10-13T12:34:40Z No. of bitstreams: 1 Ana Isabel Reis Nascimento. Participação...2015.pdf: 1631129 bytes, checksum: d14aa063c882bb96ee29f85751abf2e6 (MD5) / Approved for entry into archive by Ana Maria Fiscina Sampaio (fiscina@bahia.fiocruz.br) on 2015-10-13T12:34:59Z (GMT) No. of bitstreams: 1 Ana Isabel Reis Nascimento. Participação...2015.pdf: 1631129 bytes, checksum: d14aa063c882bb96ee29f85751abf2e6 (MD5) / Made available in DSpace on 2015-10-13T12:34:59Z (GMT). No. of bitstreams: 1 Ana Isabel Reis Nascimento. Participação...2015.pdf: 1631129 bytes, checksum: d14aa063c882bb96ee29f85751abf2e6 (MD5) Previous issue date: 2015 / Fundação Oswaldo Cruz. Centro de Pesquisas Gonçalo Moniz. Salvador, BA, Brasil / Alguns estudos sugerem que as vias opioidérgicas centrais parecem desempenhar um papel regulatório no controle da ingestão de água e sal em mamíferos. As ações dos opioides centrais sobre a regulação do controle hidroeletrolítico são mediadas por vários dos subtipos de receptores opioides. O papel dos receptores delta e kappa-opioides centrais neste processo não está adequadamente elucidado sendo necessário mais estudos que o esclareçam. Objetivo: Este estudo investigou o envolvimento dos receptores delta e kappa-opioides centrais no apetite por sódio em ratos depletados deste íon e em rato ativados centralmente com angiotensina. Material e Métodos: Foram utilizados ratos Wistar (270 ± 20 g), submetidos à cirurgia estereotáxica para implante de cânula guia no ventrículo lateral esquerdo (VL), no órgão subfornical (OSF), no núcleo preóptico mediano (MnPO) e no núcleo basolateral da amígdala (BLA). No protocolo de depleção de sódio os animais foram submetidos à injeção subcutânea de furosemida combinada com dieta hipossódica quatro dias após a cirurgia. Neste modelo de estudo os animais receberam injeção intracerebroventricular (i.c.v.) do antagonista delta-opioide naltrindole no quinto dia pós-cirúrgico, nas doses de 5, 10 e 20 nmol/2 μL e do antagonista kappa-opioide, norbinaltorfimina, injetado no OSF, MnPO e BLA, nas doses de 0,5, 1,0 e 2,0 nmol/0,2 μL.. O agonista específico para os receptores delta-opioides, deltorfina II (2,5, 5,0, 10 e 20 nmol/2 μL), foi injetado i.c.v. em animais depletados de sódio pré-tratados com naltrindole na dose de 20 nmol/2 μL e em animais repletos de sódio na dose de 20 nmol/2 μL. O agonista kappa-opioide, ICI199,441 (2,0 nmol/0,2 μL) foi injetado no OSF, MnPO e BLA em animais depletados de sódio pré-tratados com norbinaltorfimina 2,0 nmol/0,2 μL e em animais repletos de sódio na dose de 2,0 nmol/0,2 μL. Bebedouros de água destilada (H2Od) e de salina foram introduzidos nas caixas15 minutos após a injeção central e tiveram seus volumes monitorados nos tempos 5, 10, 15, 30, 45, 60, 90 e 120 minutos, após a colocação dos bebedouros. No protocolo de ativação angiotensinérgica central, quarto dia após a cirurgia os animais sofreram administração i.c.v. de naltrindole (5, 10 e 20 nmol/2 μL) 15 minutos antes de receberem injeções de angiotensina II na dose de 10 ng/2 μL. Os bebedouros de H2Od e de solução salina foram introduzidos nas caixas logo após a segunda injeção e tiveram seus volumes monitorados nos tempos 5, 10, 15, 30, 45, 60, 90 e 120 minutos, após a colocação dos bebedouros. Para verificar a especificidade de ação dos antagonistas opioides os animais foram submetidos aos testes de sobremesa, campo aberto e medida da pressão arterial. A análise estatística utilizada foi ANOVA modelo misto para medidas repetidas seguida do pós-teste de Bonferroni para múltiplas comparações dos volumes ingeridos e teste “t” de Student não pareado para análise dos testes de comportamento, através do programa GraphPad Prism 6.0. Resultados: Os grupos de ratos que receberam injeções i.c.v. de naltrindole após depleção de sódio e ativação angiotensinérgica central, apresentaram redução estatisticamente significante na ingestão de salina quando comparados ao grupo de animais controles. Os ratos que receberam injeção de norbinaltorfimina no OSF, MnPO e BLA após depleção de sódio apresentaram redução estatisticamente significante na ingestão de salina quando comparados ao grupo de animais controles. A estimulação dos receptores delta-opioides em animais repletos de sódio aumentou a ingestão de salina hipertônica. Conclusões: Os dados presentes sugerem que os receptores delta-opioides centrais e os receptores kappa-opioides localizados no OSF, MnPO e BLA parecem desempenhar papel fundamental na expressão do comportamento de aquisição de sal em ratos que sofreram depleção de sódio e ativação central do apetite por sódio induzido pela via angiotensinérgica. / Central opioid pathways seem to have an important role on the control of water and salt intake in mammals, and brain opioid peptides may influence hydroelectrolyte balance through a myriad of actions mediated by distinct opioid receptors. The specific role of central delta and kappa-opioid receptors (DOR and KOR) in this process is far from being fully understood. In the present work, we investigated the role of those receptors in the control of water and salt intake, in sodium-depleted rats and rats with activation central angiotensinergic. Method: Wistar male rats (250 ± 20 g) were used in the experiment after stereotaxic cannulation of the VL left, SFO, MnPO and BLA. To study the effect of the blockade of central DOR and KOR on water and salt intake in rats were sodium depleted by the concomitant use of s.c. injections of furosemide and were kept in hypossodic diet, five days after surgery. In the sixth day, they received i.c.v. injections of a selective delta-opioid receptor antagonist (naltrindole) at the doses of 5, 10 and 20 nmol/2 μL and injections in the SFO, MnPO and BLA of a selective kappa-opioid receptor antagonist (norbinaltorphimine) at the doses of 0.5, 1.0 and 2.0 nmol/0.2 μL. The specific agonist for delta-opioid receptor deltorphin II (2.5, 5.0, 10 and 20 nmol / 2 !L) was injected i.c.v. in animals depleted pretreated with sodium naltrindole at the dose 20 nmol /2 !L . The kappa-opioid agonist, ICI199,441 (2 nmol /0.2 !L) was injected into the SFO, MnPO and BLA in animals depleted pretreated with sodium norbinaltorphimine 2.0 nmol / 0.2 !L. Bottles containing water or hypertonic saline solution were introduced into the cages 15 min after the central administration. To study the effect of the blockade of central DOR and KOR on water and salt intake in animals after central angiotensinergic stimulation, the animals received intracerebroventricular injections of naltrindole at the doses of 5, 10 and 20 nmol/2 μL 30 min before receiving central injections of angiotensin II at the dose of 10 ng/2 μL. In this case, bottles containing water or hypertonic saline solution were introduced into the cages immediately after the central administration of angiotensin II. Water and salt intake were recorded for the next 2 hours after the introduction of the bottles into the cages. To verify the specificity of action of opioid antagonists animals were submitted to the dessert test, open field and measurement of blood pressure. Data were analyzed by Two-Way ANOVA mixed model followed by Bonferroni as post-hoc test. Results: The groups of rats that received i.c.v. injections naltrindole after sodium depletion and central angiotensinergic activation, showed a statistically significant reduction in salt intake when compared to control animals group. Rats receiving norbialtorphimine injection in the SFO, MnPO and BLA after sodium depletion showed a statistically significant reduction in salt intake when compared to control animals group. The stimulation of delta-opioid receptors in animals full of sodium increased intake of hypertonic saline. Conclusions: The present data suggest that the delta-opioid receptors central, and the kappa-opioid receptors located in the SFO, MnPO and BLA appear to play a key role in the expression of the salt acquisition behavior in rats with sodium appetite.

Conversores analógico-digitais (ADCs) têm papel fundamental na implementação dos sistemas-em-chip, do inglês System-on-Chip (SoC), atuais. Em razão dos requisitos destes sistemas e dos compromissos entre as características fundamentais dos ADCs, como largura de banda, consumo de energia e exatidão, diversas topologias e estratégias para sua implementação em circuitos integrados (CIs) têm sido desenvolvidas através dos tempos. Dentre estas topologias, os conversores sigma-delta (SDC) têm se destacado pela versatilidade, aliada ao baixo consumo e excelente exatidão. Inicialmente desenvolvidos e empregados para a conversão de sinais de baixa frequência e com operação em tempo discreto (DT), esta classe de conversores têm evoluído e nos últimos anos está sendo desenvolvida para operar em tempo contínuo e ser empregada na conversão de sinais com frequências de centenas de kHz a dezenas de MHz. Neste trabalho, os moduladores sigma-delta em tempo contínuo (SDMs-CT) são estudados, visando sua aplicação à conversão analógico-digital (AD). Os SDMs-CT oferecem vantagens significativas sobre seus homólogos em tempo discreto, como menor consumo de energia, maior largura de banda do sinal de entrada e filtro anti-alias, do inglês anti-alias filter (AAF), implícito. Entretanto, os SDMs-CT apresentam limitações adicionais, responsáveis pela degradação de seu desempenho, como os efeitos do jitter do sinal de relógio, o atraso excessivo do laço de realimentação, do inglês Excess Loop Delay (ELD), e as limitações impostas aos integradores analógicos. Após o estudo e análise de SDMs-CT e de suas limitações, foi desenvolvido um modelo comportamental no ambiente Matlab/Simulink R , que permite a simulação do impacto destas limitações no modulador, possibilitando a obtenção de uma estimativa mais aproximada do seu desempenho. Com base nestas simulações foi possível a determinação das especificações mínimas de cada bloco analógico que compõe o modulador (como o slew rate, a frequência de ganho unitário (fu) e o ganho DC dos amplificadores operacionais utilizados nos integradores) e os valores toleráveis de ELD e jitter do sinal de relógio. Adicionalmente, neste trabalho foi desenvolvida uma metodologia para simulação de SDMs-CT compostos por DACs a capacitor chaveado e resistor, do inglês Switched-Capacitor-Resistor (SCR). Com base neste modelo e no estudo das diferentes topologias de SDMs, um circuito foi desenvolvido para aplicação em receptores de RF, sendo do tipo passa-baixas de laço único, do inglês single-loop, single-bit, de terceira ordem, voltado ao baixo consumo de energia. Este circuito foi desenvolvido em tecnologia CMOS IBM de 130 nanômetros, tendo sido enviado para fabricação. Através das simulações pós-leiaute realizadas espera-se que seu desempenho fique próximo ao que tem sido publicado recentemente sobre SDMs-CT passa-baixas de laço único e single-bit. / Analog-to-Digital Converters (ADCs) play a fundamental role in the implementation of current systems-on-chip (SoC). Due to the requirements of these systems and the tradeoffs between the main ADCs characteristics, such as signal bandwidth, power consumption and accuracy, many topologies and strategies for their implementation in integrated circuits (ICs) have been developed through the ages. Among these topologies, the sigmadelta converters (SDC) have highlighted the versatility combined with low power consumption and excellent accuracy. Initially developed and used for the conversion of low frequency signals and operation in the discrete time (DT) domain, this class of converters have been evolved and developed over the past to operate in continuous time domain for the conversion of signals with frequencies of hundreds of kHz up to tens of MHz. In this work, continuous time sigma-delta modulators (CT-SDMs) are studied focusing its application to the analog-to-digital (AD) conversion. CT-SDMs offer significant advantages over their discrete-time counterparts, such as lower power consumption, higher input signal bandwidth and implicit anti-alias filter (AAF). However, CT-SDMs present additional limitations that are responsible for their performance degradation, such as the clock jitter, Excess Loop Delay (ELD) and the limitations imposed on the analog integrators. After the study and analysis of CT-SDMs and their performance limitations, a behavioral model approach was developed in the Matlab/Simulink R environment, which allows the simulation of the limitations impact on the modulator, allowing the obteinment of a more accurate estimate of its performance. Based on these simulations it was possible to determine the minimum specifications for each block that composes the analog modulator (such as slew rate, the unity gain frequency (fu) and the DC gain of the operational amplifiers used in integrators) and tolerable values of ELD and clock jitter. Additionally, it was developed in this work a methodology for simulate CT-SDMs with Switched-Capacitor- Resistor (SCR) DACs that provide exponential waveforms. Based on this model and the study of different SDMs topologies, it was developed a low-pass, single-loop, single-bit, third order circuit focused on low-power intended for application in RF receivers. This circuit was developed in an IBM 130 nanometers CMOS technology, and was send to manufacturing. Based on the post-layout simulations it is expected to have performance close to what has been recently published of low-pass, single-loop, single-bit CT-SDMs.

Conversores analógico-digitais (ADCs) têm papel fundamental na implementação dos sistemas-em-chip, do inglês System-on-Chip (SoC), atuais. Em razão dos requisitos destes sistemas e dos compromissos entre as características fundamentais dos ADCs, como largura de banda, consumo de energia e exatidão, diversas topologias e estratégias para sua implementação em circuitos integrados (CIs) têm sido desenvolvidas através dos tempos. Dentre estas topologias, os conversores sigma-delta (SDC) têm se destacado pela versatilidade, aliada ao baixo consumo e excelente exatidão. Inicialmente desenvolvidos e empregados para a conversão de sinais de baixa frequência e com operação em tempo discreto (DT), esta classe de conversores têm evoluído e nos últimos anos está sendo desenvolvida para operar em tempo contínuo e ser empregada na conversão de sinais com frequências de centenas de kHz a dezenas de MHz. Neste trabalho, os moduladores sigma-delta em tempo contínuo (SDMs-CT) são estudados, visando sua aplicação à conversão analógico-digital (AD). Os SDMs-CT oferecem vantagens significativas sobre seus homólogos em tempo discreto, como menor consumo de energia, maior largura de banda do sinal de entrada e filtro anti-alias, do inglês anti-alias filter (AAF), implícito. Entretanto, os SDMs-CT apresentam limitações adicionais, responsáveis pela degradação de seu desempenho, como os efeitos do jitter do sinal de relógio, o atraso excessivo do laço de realimentação, do inglês Excess Loop Delay (ELD), e as limitações impostas aos integradores analógicos. Após o estudo e análise de SDMs-CT e de suas limitações, foi desenvolvido um modelo comportamental no ambiente Matlab/Simulink R , que permite a simulação do impacto destas limitações no modulador, possibilitando a obtenção de uma estimativa mais aproximada do seu desempenho. Com base nestas simulações foi possível a determinação das especificações mínimas de cada bloco analógico que compõe o modulador (como o slew rate, a frequência de ganho unitário (fu) e o ganho DC dos amplificadores operacionais utilizados nos integradores) e os valores toleráveis de ELD e jitter do sinal de relógio. Adicionalmente, neste trabalho foi desenvolvida uma metodologia para simulação de SDMs-CT compostos por DACs a capacitor chaveado e resistor, do inglês Switched-Capacitor-Resistor (SCR). Com base neste modelo e no estudo das diferentes topologias de SDMs, um circuito foi desenvolvido para aplicação em receptores de RF, sendo do tipo passa-baixas de laço único, do inglês single-loop, single-bit, de terceira ordem, voltado ao baixo consumo de energia. Este circuito foi desenvolvido em tecnologia CMOS IBM de 130 nanômetros, tendo sido enviado para fabricação. Através das simulações pós-leiaute realizadas espera-se que seu desempenho fique próximo ao que tem sido publicado recentemente sobre SDMs-CT passa-baixas de laço único e single-bit. / Analog-to-Digital Converters (ADCs) play a fundamental role in the implementation of current systems-on-chip (SoC). Due to the requirements of these systems and the tradeoffs between the main ADCs characteristics, such as signal bandwidth, power consumption and accuracy, many topologies and strategies for their implementation in integrated circuits (ICs) have been developed through the ages. Among these topologies, the sigmadelta converters (SDC) have highlighted the versatility combined with low power consumption and excellent accuracy. Initially developed and used for the conversion of low frequency signals and operation in the discrete time (DT) domain, this class of converters have been evolved and developed over the past to operate in continuous time domain for the conversion of signals with frequencies of hundreds of kHz up to tens of MHz. In this work, continuous time sigma-delta modulators (CT-SDMs) are studied focusing its application to the analog-to-digital (AD) conversion. CT-SDMs offer significant advantages over their discrete-time counterparts, such as lower power consumption, higher input signal bandwidth and implicit anti-alias filter (AAF). However, CT-SDMs present additional limitations that are responsible for their performance degradation, such as the clock jitter, Excess Loop Delay (ELD) and the limitations imposed on the analog integrators. After the study and analysis of CT-SDMs and their performance limitations, a behavioral model approach was developed in the Matlab/Simulink R environment, which allows the simulation of the limitations impact on the modulator, allowing the obteinment of a more accurate estimate of its performance. Based on these simulations it was possible to determine the minimum specifications for each block that composes the analog modulator (such as slew rate, the unity gain frequency (fu) and the DC gain of the operational amplifiers used in integrators) and tolerable values of ELD and clock jitter. Additionally, it was developed in this work a methodology for simulate CT-SDMs with Switched-Capacitor- Resistor (SCR) DACs that provide exponential waveforms. Based on this model and the study of different SDMs topologies, it was developed a low-pass, single-loop, single-bit, third order circuit focused on low-power intended for application in RF receivers. This circuit was developed in an IBM 130 nanometers CMOS technology, and was send to manufacturing. Based on the post-layout simulations it is expected to have performance close to what has been recently published of low-pass, single-loop, single-bit CT-SDMs.

Esta dissertação faz uma análise dos conflitos ambientais, territoriais e de cidadania dos moradores do Parque Estadual Delta do Jacuí (PEDJ) e da Área de Proteção Ambiental Delta do Jacuí (APAEDJ) no estado do Rio Grande do Sul. Como premissa, acredito que a criação de unidades de conservação objetivando a mitigação de uma crise ambiental acaba gerando uma problemática territorial e impacta também na cidadania das comunidades residentes em seus limites. Essas questões são percebidas a partir de um intenso convívio com as comunidades na área, tendo como base a pesquisa participante, e também são frutos de análises de documentos referentes à gestão das unidades de conservação, tendo como base a análise de conteúdo. A partir disso, percebeu-se que existem questões culturais mais profundas que causam esses conflitos na medida em que diferentes grupos, que compartilham de deferentes racionalidades, objetivam usos contraditórios. / This dissertation is an analysis of environmental, territorial and citizenship conflicts of the residents of Parque Estadual Delta do Jacuí (PEDJ) and the Área de Proteção Ambiental Delta do Jacuí (APAEDJ) at Rio Grande do Sul. As a premise, I believe the creation of protected areas with the objective of mitigating an environmental crisis generates a territorial issue and also impacts on the citizenship of communities living within its boundaries. These issues are perceived from an intense contact with the communities in the area, based on participatory research, and are also fruits of analysis of documents concerning the management of protected areas, based on the content analysis. From this, it was noticed that there are deeper cultural issues that cause such conflicts because different groups that have different rationalities, aim contradictory uses.

A análise de segunda ordem global de edifícios é indispensável nos dias atuais, em que as estruturas são cada vez mais esbeltas. No mercado, há diversos sistemas computacionais que realizam essa análise, e alguns dos novos engenheiros estruturais podem não saber os conceitos em que ela se baseia. Portanto, este trabalho pretende: avaliar os efeitos de segunda ordem em edifícios por meio dos coeficientes \'gama\'z e FAVt, este desenvolvido pela TQS, e por meio do processo P-Delta; mostrar como este processo P-Delta funciona e como o sistema computacional CAD/TQS o considera; e analisar também os esforços de segunda ordem calculados a partir dos de primeira ordem multiplicados por O,95 \'gama\'z. Em relação à avaliação da estabilidade global, serão comparados os resultados obtidos com os parâmetros \'alfa\', \'gama\'z, FAVt e RM2M1, este último gerado a partir do processo P-Delta. Pretende-se, assim, fornecer subsídios para que os novos engenheiros tenham condições de atuar com base conceitual bem fundamentada, tanto na escolha do método quanto na análise dos resultados. / The overall second-order analysis of buildings is essential nowadays, in which the structures are each time more slender. In the market, there are several computer systems that perform this analysis, and some new structural engineers can not know the concepts on which it rests. Therefore, this study aims: to evaluate the second-order effects in buildings making use of the coefficients \'gama\'z and FAVt, this developed by TQS, and using P-Delta process; to show how this P-Delta process works and how the computer system CAD/TQS considers it; and also analyze the second order efforts obtained from the first-order ones multiplied by O,95 \'gama\'z. Regarding the evaluation of overall stability, will be compared the results obtained with the parameters \'alfa\', \'gama\'z, FAVt, and RM2M1, the latter generated from the P-Delta process. It is intended, therefore, to provide subsidies for new engineers to be able to work with well-founded conceptual base, both in the choice of method and analysis of results.

Conversores analógico-digitais (ADCs) têm papel fundamental na implementação dos sistemas-em-chip, do inglês System-on-Chip (SoC), atuais. Em razão dos requisitos destes sistemas e dos compromissos entre as características fundamentais dos ADCs, como largura de banda, consumo de energia e exatidão, diversas topologias e estratégias para sua implementação em circuitos integrados (CIs) têm sido desenvolvidas através dos tempos. Dentre estas topologias, os conversores sigma-delta (SDC) têm se destacado pela versatilidade, aliada ao baixo consumo e excelente exatidão. Inicialmente desenvolvidos e empregados para a conversão de sinais de baixa frequência e com operação em tempo discreto (DT), esta classe de conversores têm evoluído e nos últimos anos está sendo desenvolvida para operar em tempo contínuo e ser empregada na conversão de sinais com frequências de centenas de kHz a dezenas de MHz. Neste trabalho, os moduladores sigma-delta em tempo contínuo (SDMs-CT) são estudados, visando sua aplicação à conversão analógico-digital (AD). Os SDMs-CT oferecem vantagens significativas sobre seus homólogos em tempo discreto, como menor consumo de energia, maior largura de banda do sinal de entrada e filtro anti-alias, do inglês anti-alias filter (AAF), implícito. Entretanto, os SDMs-CT apresentam limitações adicionais, responsáveis pela degradação de seu desempenho, como os efeitos do jitter do sinal de relógio, o atraso excessivo do laço de realimentação, do inglês Excess Loop Delay (ELD), e as limitações impostas aos integradores analógicos. Após o estudo e análise de SDMs-CT e de suas limitações, foi desenvolvido um modelo comportamental no ambiente Matlab/Simulink R , que permite a simulação do impacto destas limitações no modulador, possibilitando a obtenção de uma estimativa mais aproximada do seu desempenho. Com base nestas simulações foi possível a determinação das especificações mínimas de cada bloco analógico que compõe o modulador (como o slew rate, a frequência de ganho unitário (fu) e o ganho DC dos amplificadores operacionais utilizados nos integradores) e os valores toleráveis de ELD e jitter do sinal de relógio. Adicionalmente, neste trabalho foi desenvolvida uma metodologia para simulação de SDMs-CT compostos por DACs a capacitor chaveado e resistor, do inglês Switched-Capacitor-Resistor (SCR). Com base neste modelo e no estudo das diferentes topologias de SDMs, um circuito foi desenvolvido para aplicação em receptores de RF, sendo do tipo passa-baixas de laço único, do inglês single-loop, single-bit, de terceira ordem, voltado ao baixo consumo de energia. Este circuito foi desenvolvido em tecnologia CMOS IBM de 130 nanômetros, tendo sido enviado para fabricação. Através das simulações pós-leiaute realizadas espera-se que seu desempenho fique próximo ao que tem sido publicado recentemente sobre SDMs-CT passa-baixas de laço único e single-bit. / Analog-to-Digital Converters (ADCs) play a fundamental role in the implementation of current systems-on-chip (SoC). Due to the requirements of these systems and the tradeoffs between the main ADCs characteristics, such as signal bandwidth, power consumption and accuracy, many topologies and strategies for their implementation in integrated circuits (ICs) have been developed through the ages. Among these topologies, the sigmadelta converters (SDC) have highlighted the versatility combined with low power consumption and excellent accuracy. Initially developed and used for the conversion of low frequency signals and operation in the discrete time (DT) domain, this class of converters have been evolved and developed over the past to operate in continuous time domain for the conversion of signals with frequencies of hundreds of kHz up to tens of MHz. In this work, continuous time sigma-delta modulators (CT-SDMs) are studied focusing its application to the analog-to-digital (AD) conversion. CT-SDMs offer significant advantages over their discrete-time counterparts, such as lower power consumption, higher input signal bandwidth and implicit anti-alias filter (AAF). However, CT-SDMs present additional limitations that are responsible for their performance degradation, such as the clock jitter, Excess Loop Delay (ELD) and the limitations imposed on the analog integrators. After the study and analysis of CT-SDMs and their performance limitations, a behavioral model approach was developed in the Matlab/Simulink R environment, which allows the simulation of the limitations impact on the modulator, allowing the obteinment of a more accurate estimate of its performance. Based on these simulations it was possible to determine the minimum specifications for each block that composes the analog modulator (such as slew rate, the unity gain frequency (fu) and the DC gain of the operational amplifiers used in integrators) and tolerable values of ELD and clock jitter. Additionally, it was developed in this work a methodology for simulate CT-SDMs with Switched-Capacitor- Resistor (SCR) DACs that provide exponential waveforms. Based on this model and the study of different SDMs topologies, it was developed a low-pass, single-loop, single-bit, third order circuit focused on low-power intended for application in RF receivers. This circuit was developed in an IBM 130 nanometers CMOS technology, and was send to manufacturing. Based on the post-layout simulations it is expected to have performance close to what has been recently published of low-pass, single-loop, single-bit CT-SDMs.

Esta dissertação faz uma análise dos conflitos ambientais, territoriais e de cidadania dos moradores do Parque Estadual Delta do Jacuí (PEDJ) e da Área de Proteção Ambiental Delta do Jacuí (APAEDJ) no estado do Rio Grande do Sul. Como premissa, acredito que a criação de unidades de conservação objetivando a mitigação de uma crise ambiental acaba gerando uma problemática territorial e impacta também na cidadania das comunidades residentes em seus limites. Essas questões são percebidas a partir de um intenso convívio com as comunidades na área, tendo como base a pesquisa participante, e também são frutos de análises de documentos referentes à gestão das unidades de conservação, tendo como base a análise de conteúdo. A partir disso, percebeu-se que existem questões culturais mais profundas que causam esses conflitos na medida em que diferentes grupos, que compartilham de deferentes racionalidades, objetivam usos contraditórios. / This dissertation is an analysis of environmental, territorial and citizenship conflicts of the residents of Parque Estadual Delta do Jacuí (PEDJ) and the Área de Proteção Ambiental Delta do Jacuí (APAEDJ) at Rio Grande do Sul. As a premise, I believe the creation of protected areas with the objective of mitigating an environmental crisis generates a territorial issue and also impacts on the citizenship of communities living within its boundaries. These issues are perceived from an intense contact with the communities in the area, based on participatory research, and are also fruits of analysis of documents concerning the management of protected areas, based on the content analysis. From this, it was noticed that there are deeper cultural issues that cause such conflicts because different groups that have different rationalities, aim contradictory uses.

Orientadores: Jose Antenor Pomilio, Saulo Finco / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-09T03:34:05Z (GMT). No. of bitstreams: 1 Mioni_DanielPasti_M.pdf: 1903299 bytes, checksum: 7343c6fb1cd22aa8df8654d5b9b51852 (MD5) Previous issue date: 2007 / Resumo: Desenvolvemos um amplificador de áudio classe D baseado em moduladores S-?, destinado a aparelhos auditivos, a maioria dos quais utiliza baterias de 1,1V e necessita ter baixo consumo de corrente. Neste trabalho os amplificadores e comparadores foram construídos com inversores CMOS, pois um destes inversores, alimentado com uma tensão de 1,1V, pode consumir uma corrente CC tão baixa quanto 400nA, dependendo das dimensões, e proporcionar alto ganho de tensão quando polarizado em sua região linear de operação. Por estes motivos, podem substituir com vantagem amplificadores operacionais e comparadores em algumas aplicações. Um protótipo deste circuito foi implementado com tecnologia CMOS 0,35µm e alcançou um rendimento de 90% / Abstract: This thesis presents the design of a firstorder S-? audioband power amplifier optimized for hearing aid (HA) amplification. The majority of HAs use a 1.1V battery and require very low current consumption to improve battery life. This work made use of amplifiers and comparators based on CMOS inverters because such an inverter, with a 1.1V battery, can operate on a current as low as 400nA, depending on its dimensions, and provide high voltage gain when biased in their linear region. For these reasons, they can substitute with advantage operational amplifiers in some applications. A prototype of this circuit was implemented in a monolithic chip using 0.35µm CMOS technology and achieved 90% of power efficiency / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Este trabalho descreve o projeto de um modulador Analógico-Digital (A/D) Sigma-Delta de 16 bits (98 dB de SNR) de baixo consumo em tecnologia CMOS para a aquisição de sinais de áudio. Para projetar o modulador foi utilizada a metodologia top down, a qual consiste em projetar desde o nível de sistema até os blocos básicos em nível de transistores. O sistema foi analizado e projetado utilizando equacões e modelos comportamentais para obter as especificações de cada bloco do modulador. Considerando um baixo consumo de potência foi escolhida a topologia CIFF (do inglês Chain of Integrator with FeedForward) de terceira ordem e quatro bits implementado com capacitores chaveados. O modulador projetado é composto por três integradores chaveados, um somador analógico, um weigthed DAC e um quantizador de quatro bits. A técnica de Chopper é incluida no modulador para diminuir o ruído Flicker na entrada do modulador. Os blocos de maior consumo dentro do modulador são as OTAs. Por esta razão eles são projetados utilizando a metodologia gm/ID reduzindo assim o consumo de potência. O projeto foi realizado na tecnologia IBM 0,18 \'mü\'m sendo utilizado o simulador spectre do Cadence. O modulador Sigma-Delta atinge um SNR de 98 dB para uma banda de 20 kHz e um consumo de potência de 2,4 mW para uma fonte de alimentação de 1,8 V. / This work describes the design of a 16 bits low power Sigma-Delta modulator (98 dB SNR) in a CMOS technology for the acquisition of audio signals. To design the modulator it was used the top-down methodology, which consists on the design from system level to the transistor-level basic blocks. The system was analyzed and designed using behavioral models and equations to obtain the specifications of each block of the modulator. Considering a low power consumption it was chosen a third-order four bits CIFF topology (Chain Integrator with feedforward) implemented with switched capacitors. The modulator is composed by three integrators, one analog adder, one weigthed DAC and one four bit quantizer. The Chopper technique is included in the modulator to reduce the Flicker noise at the input of the modulator. The blocks of higher consumption within the modulator are the OTAs. Hence, they was designed using the methodology gm/ID to reduce power consumption. It was designed on the 0.18 \'mü\'m IBM technology and using the Cadence Spectre simulator. The Sigma-Delta modulator achieves a SNR of 98 dB for a bandwidth of 20 kHz and a power consumption of 2.4 mW with a 1.8 V power supply.

O objetivo desta pesquisa foi avaliar a decomposição de diferentes quantidades iniciais de palhada de cana-de-açúcar depositadas sobre o solo, sob diferentes práticas de manejo e determinar o acúmulo de carbono orgânico total (COT) neste solo ao longo de três cortes da cana. Para tanto, foram instalados três ensaios em lavoura de cana-de-açúcar no município de Piracicaba. No experimento 1 foram depositadas na entrelinha da cultura, sobre o solo, diferentes quantidades de palhada (3,5; 7; 14 e 21 Mg ha-1) e mais dois tratamentos na dose de 14 Mg ha-1 ora incorporada ao solo e ora irrigada com vinhaça. A perda de matéria seca e a composição da palhada remanescente foi avaliada em seis momentos ao longo de um ano. No experimento 2, utilizando-se os mesmos tratamentos do experimento anterior, foram instalados lisímetros de tensão para coleta da solução do solo e determinação do carbono orgânico dissolvido (COD) em 0,20 e 0,50 m de profundidade. Para determinação do COT em função das diferentes doses de palhada depositadas sobre o mesmo ao longo de 3 cortes da cana-de-açúcar, instalou-se o Experimento 3. Para que fosse detectada a entrada de carbono (C) em função do aporte destas doses de palhada ao longo dos 3 anos, o solo original da entrelinha da cana-de-açúcar foi substituído por um solo de uma área adjacente de mesma classe, que não era cultivado com cana-de-açúcar ha pelo menos 25 anos, por isso com baixo delta 13C (?13C). Esta técnica isotópica foi utilizada para determinar e quantificar a origem das entradas do C no solo ao longo dos anos em que foram aplicados os tratamentos. Os resultados deste trabalho sugerem que após um ano da deposição da palhada no campo a decomposição de 65% das maiores doses de palhada (14 e 21 Mg ha-1), chegam a ser de 24 a 39% superiores às menores doses (7 e 3,5 Mg ha-1 respectivamente). A dose 14 Mg ha-1 quando incorporada acelera ainda mais este processo, resultando numa decomposição final de 86%. Já a irrigação com vinhaça não favoreceu este processo. Em relação à composição da palhada remanescente, os tratamentos 14 Mg ha-1 incorporado e 21 Mg ha-1 resultaram no aumento mais expressivo do índice lignocelulósico. O monitoramento do COD a 0,5 m de profundidade durante 120 dias na estação chuvosa detectou a presença de C somente nos 45 dias iniciais da decomposição da palhada. O percentual de COD disponibilizado pela palhada foi inversamente proporcional a taxa de decomposição. O acompanhamento do acúmulo de C no solo ao longo de 3 anos de aporte de diferentes quantidades de palhada da cana-de-açúcar, mostrou um aumento significativo de 80% e 97% nas concentrações de COT nos 2,5 cm superficiais do solo onde as doses de 14 e 21 Mg ha-1 de palhada, haviam sido aplicadas, respectivamente / The objective of this research was to evaluate the decomposition of different initial quantities of sugarcane trash placed onto the soil under different management practices and determine the total organic carbon (TOC) accumulation in this soil over three years sugarcane cycle. Therefore, three experiments were installed in sugarcane area at Piracicaba. In experiment 1, different amounts of sugarcane trash (3.5, 7; 14 and 21 Mg ha-1) were placed between the rows, above the soil. Two additional treatments were installed with 14 Mg ha-1 dose: or incorporated into the soil or irrigated with vinasse. The dry matter losses and the composition of remaining sugarcane trash were evaluated six times over a year. In experiment 2, using the same previous treatments, lysimeters were installed to collect soil solution and to determine dissolved organic carbon (DOC) at 0.20 and 0.50 m depth. Experiment 3 was settled to determine the Carbon (C) derived from the different doses of deposited sugarcane trash. The C input derived from the straw doses after three years was detected replacing the original soil at sugarcane inter-row by a soil from an adjacent area not cultivated with sugarcane for at least 25 years, presenting a low delta 13C (?13C). This isotope technique was used to determine and quantify the origin of soil C input, after the treatments applied over the years. Results of this study suggest that one year after the deposition of the trash on soil, the higher doses (14 and 21 Mg ha-1) lost about 65% dry matter, a rate up to 24-39% higher than the lower doses (7 and 3.5 Mg ha-1 respectively). The 14 Mg ha-1 dose, when incorporated, accelerated this process, resulting in a total breakdown of 86%. However, vinasse irrigation did not favored this process. Regarding the composition of the remaining trash, the treatments of 14 Mg ha-1 incorporated to soil and the 21 Mg ha-1 resulted in the most significant increase in lignocellulosic index. The DOC monitoring at 0.5 m depth over 120 days in the rainy season detected the presence of C only during the initial 45 days of straw decomposition. The percentage of DOC available from sugarcane trash was inversely proportional to the decomposition rate. Carbon accumulation in the soil over 3 years, related to different amounts of sugarcane trash, showed a significant increase of 80% to 97% in TOC concentrations in the upper 2.5cm soil layer where the doses of 14 and 21 Mg ha-1 of trash were applied, respectively